Datasheet > 72V2101L10PFG8

72V2101L10PFG8

更新时间： 2024-09-16 00:43:07

品牌	Logo	应用领域
艾迪悌 - IDT		PC 先进先出芯片
页数	文件大小	规格书
27页	434K
描述
3.3 VOLT HIGH DENSITY CMOS SUPERSYNC FIFO

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

72V2101L10PFG8 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	TQFP
包装说明：	LQFP,	针数：	64
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.32.00.71	风险等级：	5.75
Samacsys Confidence：	4	Samacsys Status：	Released
Samacsys PartID：	11320983	Samacsys Pin Count：	64
Samacsys Part Category：	Integrated Circuit	Samacsys Package Category：	Quad Flat Packages
Samacsys Footprint Name：	PNG64	Samacsys Released Date：	2020-01-29 10:41:26
Is Samacsys：	N	最长访问时间：	6.5 ns
其他特性：	RETRANSMIT; AUTO POWER DOWN	周期时间：	10 ns
JESD-30 代码：	S-PQFP-G64	JESD-609代码：	e3
长度：	14 mm	内存密度：	2359296 bit
内存宽度：	9	湿度敏感等级：	3
功能数量：	1	端子数量：	64
字数：	262144 words	字数代码：	256000
工作模式：	SYNCHRONOUS	最高工作温度：	70 °C
最低工作温度：		组织：	256KX9
可输出：	YES	封装主体材料：	PLASTIC/EPOXY
封装代码：	LQFP	封装形状：	SQUARE
封装形式：	FLATPACK, LOW PROFILE	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	260	座面最大高度：	1.6 mm
最大供电电压 (Vsup)：	3.45 V	最小供电电压 (Vsup)：	3.15 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	Matte Tin (Sn)	端子形式：	GULL WING
端子节距：	0.8 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	14 mm
Base Number Matches：	1

72V2101L10PFG8 数据手册

3.3 VOLT HIGH DENSITY CMOS

SUPERSYNC FIFO™

262,144 x 9

IDT72V2101

IDT72V2111

524,288 x 9

• Available in the 64-pin Thin Quad Flat Pack (TQFP)

FEATURES:

• High-performance submicron CMOS technology

• Industrial temperature range (–40°C to +85°C) is available

• Green parts available, see ordering information

• Choose among the following memory organizations:

IDT72V2101

IDT72V2111

⎯

262,144 x 9

524,288 x 9

•

Pin-compatible with the IDT72V261/72V271 and the IDT72V281/

72V291 SuperSync FIFOs

DESCRIPTION:

• 10ns read/write cycle time (6.5ns access time)

• Fixed, low first word data latency time

• 5V input tolerant

• Auto power down minimizes standby power consumption

• Master Reset clears entire FIFO

• Partial Reset clears data, but retains programmable settings

• Retransmit operation with fixed, low first word data latency time

• Empty, Full and Half-Full flags signal FIFO status

• Programmable Almost-Empty and Almost-Full flags, each flag can

default to one of two preselected offsets

• Program partial flags by either serial or parallel means

• Select IDT Standard timing (using EFand FFflags) or First Word Fall

Through timing (using OR and IR flags)

The IDT72V2101/72V2111 are exceptionally deep, high speed, CMOS

First-In-First-Out(FIFO)memorieswithclockedreadandwritecontrols. These

FIFOs offer numerous improvements over previous SuperSync FIFOs,

includingthefollowing:

• Thelimitationofthefrequencyofoneclockinputwithrespecttotheotherhas

been removed. The Frequency Select pin (FS) has been removed, thus

it is no longer necessary to select which of the two clock inputs, RCLK or

WCLK, is running at the higher frequency.

• The period required by the retransmit operation is now fixed and short.

• Thefirstworddatalatencyperiod,fromthetimethefirstwordiswrittentoan

emptyFIFOtothetimeitcanberead,isnowfixedandshort. (Thevariable

clockcyclecountingdelayassociatedwiththelatencyperiodfound on

previousSuperSyncdeviceshasbeeneliminatedonthisSuperSyncfamily.)

SuperSyncFIFOsareparticularlyappropriatefornetwork,video,telecommu-

nications,datacommunicationsandotherapplicationsthatneedtobufferlarge

amountsofdata.

•

Output enable puts data outputs into high impedance state

• Easily expandable in depth and width

• Independent Read and Write clocks (permit reading and writing

simultaneously)

FUNCTIONAL BLOCK DIAGRAM

D0 -D8

WEN

WCLK

SEN

OFFSET REGISTER

INPUT REGISTER

FF/IR

PAF

EF/OR

PAE

FLAG

LOGIC

WRITE CONTROL

LOGIC

RAM ARRAY

262,144 x 9

524,288 x 9

FWFT/SI

WRITE POINTER

READ POINTER

READ

CONTROL

LOGIC

OUTPUT REGISTER

MRS

PRS

RESET

LOGIC

RCLK

REN

Q0 -Q8

4669 drw 01

IDT and the IDT logo are trademarks of Integrated Device Technology, Inc. The SuperSync FIFO is a trademark of Integrated Device Technology, Inc.

JULY 2014

COMMERCIAL AND INDUSTRIAL TEMPERATURE RANGES

DSC-4669/5

12 3 4 5 6 7...27

中文翻译

下载PDF

与72V2101L10PFG8相关器件

型号	品牌	获取价格	描述	数据表
72V2101L10PFGI	IDT	获取价格	3.3 VOLT HIGH DENSITY CMOS SUPERSYNC FIFO
72V2101L10PFGI8	IDT	获取价格	3.3 VOLT HIGH DENSITY CMOS SUPERSYNC FIFO
72V2101L15PF9	IDT	获取价格	FIFO, 256KX9, 10ns, Synchronous, CMOS, PQFP64, PLASTIC, TQFP-64
72V2101L15PFG	IDT	获取价格	3.3 VOLT HIGH DENSITY CMOS SUPERSYNC FIFO
72V2101L15PFG8	IDT	获取价格	3.3 VOLT HIGH DENSITY CMOS SUPERSYNC FIFO
72V2101L15PFGI	IDT	获取价格	3.3 VOLT HIGH DENSITY CMOS SUPERSYNC FIFO
72V2101L15PFGI8	IDT	获取价格	3.3 VOLT HIGH DENSITY CMOS SUPERSYNC FIFO
72V2101L15PFI8	IDT	获取价格	TQFP-64, Reel
72V2101L15PFI9	IDT	获取价格	FIFO, 256KX9, 10ns, Synchronous, CMOS, PQFP64, PLASTIC, TQFP-64
72V2101L20PF	IDT	获取价格	TQFP-64, Tray

与72V2101L10PFG8相关文章

摩尔斯微电子在美国约书亚树国家公园测试 Wi-Fi HaLow
2024-09-18

6
贸泽上架Tallysman TW5386智能GNSS天线
2024-09-18

6
SL74HC10N：高性能三输入与非门解析
2024-09-03

84
AIC1781A 电池充电控制器深度解析
2024-09-03

78

产品中心

服务支持

精选活动

关于我们

帮助中心

72V2101L10PFG8

72V2101L10PFG8 技术参数

72V2101L10PFG8 数据手册

与72V2101L10PFG8相关器件

与72V2101L10PFG8相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

72V2101L10PFG8

72V2101L10PFG8 技术参数

72V2101L10PFG8 数据手册

与72V2101L10PFG8相关器件

与72V2101L10PFG8相关文章

您还可以找

您在本页遇到什么问题？