Datasheet > 存储 > DRAM> W3EG7263S265JD3

W3EG7263S265JD3

更新时间： 2024-02-14 18:37:31

品牌	Logo	应用领域
WEDC		存储内存集成电路动态存储器双倍数据速率
页数	文件大小	规格书
13页	219K
描述
512MB- 64Mx72 DDR SDRAM REGISTERED w/PLL

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

W3EG7263S265JD3 技术参数

生命周期：	Transferred	包装说明：	DIMM,
Reach Compliance Code：	unknown	风险等级：	5.68
Is Samacsys：	N	访问模式：	FOUR BANK PAGE BURST
最长访问时间：	0.75 ns	其他特性：	AUTO/SELF REFRESH
JESD-30 代码：	R-XDMA-N184	内存密度：	4831838208 bit
内存集成电路类型：	DDR DRAM MODULE	内存宽度：	72
功能数量：	1	端口数量：	1
端子数量：	184	字数：	67108864 words
字数代码：	64000000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	64MX72	封装主体材料：	UNSPECIFIED
封装代码：	DIMM	封装形状：	RECTANGULAR
封装形式：	MICROELECTRONIC ASSEMBLY	认证状态：	Not Qualified
自我刷新：	YES	最大供电电压 (Vsup)：	2.7 V
最小供电电压 (Vsup)：	2.3 V	标称供电电压 (Vsup)：	2.5 V
表面贴装：	NO	技术：	CMOS
温度等级：	COMMERCIAL	端子形式：	NO LEAD
端子位置：	DUAL	Base Number Matches：	1

W3EG7263S265JD3 数据手册

W3EG7263S-D3

-JD3

White Electronic Designs

-AJD3

PRELIMINARY*

512MB- 64Mx72 DDR SDRAM REGISTERED w/PLL

FEATURES

DESCRIPTION

ꢀ

Double-data-rate architecture

The W3EG7263S is a 64Mx72 Double Data Rate

SDRAM memory module based on 256Mb DDR SDRAM

component. The module consists of eighteen 64Mx4 DDR

SDRAMs in 66 pin TSOP package mounted on a 184 Pin

FR4 substrate.

Clock Speeds: 100MHz, 133MHz and 166MHz

Bi-directional data strobes (DQS)

Differential clock inputs (CK & CK#)

Programmable Read Latency 2,2,5 (clock)

Programmable Burst Length (2,4,8)

Programmable Burst type (sequential & interleave)

Edge aligned data output, center aligned data input

Auto and self refresh

Synchronous design allows precise cycle control with the

use of system clock. Data I/O transactions are possible on

both edges and Burst Lenths allow the same device to be

useful for a variety of high bandwidth, high performance

memory system applications.

Serial presence detect

Power supply: V_CC: 2.5V 0.2V

This product is under development, is not qualiﬁed or characterized and is subject to

change without notice.

JEDEC standard 184 pin DIMM package

•

Package height options:

JD3: 30.48mm (1.20") and

AJD3: 28.70mm (1.13")

OPERATING FREQUENCIES

DDR333 @CL=2.5

DDR266 @CL=2

133MHz

DDR266 @CL=2

133MHz

DDR266 @CL=2.5

133MHz

DDR200 @CL=2

100MHz

Clock Speed

CL-t_RCD-t_RP

166MHz

2.5-3-3

2-2-2

2-3-3

2.5-3-3

2-2-2

April 2004

Rev. # 2

White Electronic Designs Corporation • (602) 437-1520 • www.wedc.com

12 3 4 5 6 7...13

中文翻译

下载PDF

与W3EG7263S265JD3相关器件

型号	品牌	获取价格	描述	数据表
W3EG7263S335AJD3	WEDC	获取价格	512MB- 64Mx72 DDR SDRAM REGISTERED w/PLL
W3EG7263S335D3	WEDC	获取价格	512MB- 64Mx72 DDR SDRAM REGISTERED w/PLL
W3EG7263S335JD3	WEDC	获取价格	512MB- 64Mx72 DDR SDRAM REGISTERED w/PLL
W3EG7263S-AJD3	WEDC	获取价格	512MB- 64Mx72 DDR SDRAM REGISTERED w/PLL
W3EG7263S-D3	WEDC	获取价格	512MB- 64Mx72 DDR SDRAM REGISTERED w/PLL
W3EG7263S-JD3	WEDC	获取价格	512MB- 64Mx72 DDR SDRAM REGISTERED w/PLL
W3EG7264S202AD4	WEDC	获取价格	512MB - 2x32Mx72 DDR ECC SDRAM UNBUFFERED w/PLL
W3EG7264S202AD4	MICROSEMI	获取价格	DDR DRAM Module, 64MX8, 0.75ns, CMOS, ROHS COMPLIANT, SO-DIMM-200
W3EG7264S202AD4SG	WEDC	获取价格	DDR DRAM Module, 64MX72, 0.75ns, CMOS, ROHS COMPLIANT, SO-DIMM-200
W3EG7264S202BD4	WEDC	获取价格	512MB - 2x32Mx72 DDR ECC SDRAM UNBUFFERED w/PLL

与W3EG7263S265JD3相关文章

MBRS340T3G手册解读：参数说明、产品特性及应用
2024-06-28

4
PMOS管背靠背连接：串联还是并联？
2024-06-28

4
高压电解电容的分类与选型策略
2024-06-28

5
数码管：基本概念、分类、技术发展及市场趋势
2024-06-27

10

产品中心

服务支持

精选活动

关于我们

帮助中心

W3EG7263S265JD3

W3EG7263S265JD3 技术参数

W3EG7263S265JD3 数据手册

与W3EG7263S265JD3相关器件

与W3EG7263S265JD3相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

W3EG7263S265JD3

W3EG7263S265JD3 技术参数

W3EG7263S265JD3 数据手册

与W3EG7263S265JD3相关器件

与W3EG7263S265JD3相关文章

您还可以找

您在本页遇到什么问题？