NB4L52

更新时间： 2024-01-21 10:36:01

品牌	Logo	应用领域
安森美 - ONSEMI		触发器时钟
页数	文件大小	规格书
8页	135K
描述
2.5 V/3.3 V/5.0 V Differential Data/Clock D Flip-Flop with Reset Multi-Level Inputs to LVPECL Translator w/ Internal Termination

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

NB4L52 技术参数

是否无铅：	不含铅	生命周期：	Active
零件包装代码：	QFN	包装说明：	3 X 3 MM, LEAD FREE, QFN-16
针数：	16	Reach Compliance Code：	unknown
风险等级：	5.72	Is Samacsys：	N
其他特性：	LVPECL MODE: VCC = 0V WITH VEE = -2.375V TO -5.5V	系列：	4L
JESD-30 代码：	S-XQCC-N16	JESD-609代码：	e3
长度：	3 mm	逻辑集成电路类型：	D FLIP-FLOP
湿度敏感等级：	NOT SPECIFIED	位数：	1
功能数量：	1	端子数量：	16
最高工作温度：	85 °C	最低工作温度：	-40 °C
输出极性：	COMPLEMENTARY	封装主体材料：	UNSPECIFIED
封装代码：	HVQCCN	封装形状：	SQUARE
封装形式：	CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE	峰值回流温度（摄氏度）：	260
传播延迟（tpd）：	0.5 ns	认证状态：	COMMERCIAL
座面最大高度：	1 mm	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	2.375 V	标称供电电压 (Vsup)：	2.5 V
表面贴装：	YES	温度等级：	INDUSTRIAL
端子面层：	MATTE TIN	端子形式：	NO LEAD
端子节距：	0.5 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	40	触发器类型：	POSITIVE EDGE
宽度：	3 mm	Base Number Matches：	1

NB4L52 数据手册

NB4L52

2.5 V/3.3 V/5.0 V Differential

Data/Clock D Flip−Flop

with Reset

Multi−Level Inputs to LVPECL Translator

w/ Internal Termination

http://onsemi.com

The NB4L52 is a differential Data and Clock D flip−flop with a

differential asynchronous Reset. The differential inputs incorporate

internal 50 W termination resistors and will accept PECL, LVPECL,

LVCMOS, LVTTL, CML, or LVDS logic levels. When Clock

transitions from Low to High, Data will be transferred to the

differential LVPECL outputs. The differential Clock inputs allow the

NB4L52 to also be used as a negative edge triggered device. The

device is housed in a small 3x3 mm 16 pin QFN package.

MARKING DIAGRAM*

NB4L

QFN−16

MN SUFFIX

CASE 485G

ALYWG

Features

= Assembly Location

= Wafer Lot

= Year

= Work Week

= Pb−Free Package

• Maximum Input Clock Frequency > 4 GHz Typical

• 330 ps Typical Propagation Delay

• 145 ps Typical Rise and Fall Times

• Differential LVPECL Outputs, 750 mV Peak−to−Peak, Typical

• Operating Range: V = 2.375 V to 5.5 V with V = 0 V

• Internal Input Termination Resistors, 50 W

• Functionally Compatible with Existing 2.5 V/3.3 V/5.0 V LVEL,

LVEP, EP, and SG Devices

• −40°C to +85°C Ambient Operating Temperature

• These are Pb−Free Devices*

(Note: Microdot may be in either location)

*For additional marking information, refer to

Application Note AND8002/D.

VTD

Data

VTD

VTCLK

CLK

Clock

Reset

CLK

VTCLK

VTR

Figure 1. Logic Diagram

Table 1. TRUTH TABLE

CLK

Z = LOW to HIGH Transition

x = Don’t Care

*For additional information on our Pb−Free strategy and soldering details, please

download the ON Semiconductor Soldering and Mounting Techniques

Reference Manual, SOLDERRM/D.

ORDERING INFORMATION

See detailed ordering and shipping information in the package

dimensions section on page 7 of this data sheet.

Semiconductor Components Industries, LLC, 2007

Publication Order Number:

January, 2007 − Rev. 2

NB4L52/D

12 3 4 5 6 7 8

中文翻译

下载PDF

与NB4L52相关器件

型号	品牌	获取价格	描述	数据表
NB4L52_07	ONSEMI	获取价格	2.5 V/3.3 V/5.0 V Differential Data/Clock D Flip-Flop with Reset Multi-Level Inputs to LVP
NB4L52MNG	ONSEMI	获取价格	2.5 V/3.3 V/5.0 V Differential Data/Clock D Flip-Flop with Reset Multi-Level Inputs to LVP
NB4L52MNR2G	ONSEMI	获取价格	2.5 V/3.3 V/5.0 V Differential Data/Clock D Flip-Flop with Reset Multi-Level Inputs to LVP
NB4L6254	ONSEMI	获取价格	2.5V / 3.3V Differential LVPECL 2x2 Clock Switch and Low Skew Fanout Buffer
NB4L6254_09	ONSEMI	获取价格	2.5V / 3.3V Differential LVPECL 2x2 Clock Switch and Low Skew Fanout Buffer
NB4L6254D	ONSEMI	获取价格	2.5V / 3.3V Differential LVPECL 2x2 Clock Switch and Low Skew Fanout Buffer
NB4L6254FAG	ONSEMI	获取价格	2.5V / 3.3V Differential LVPECL 2x2 Clock Switch and Low Skew Fanout Buffer
NB4L6254FAG	ROCHESTER	获取价格	4L SERIES, LOW SKEW CLOCK DRIVER, 6 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP32, LEAD FRE
NB4L6254FAR2G	ONSEMI	获取价格	2.5V / 3.3V Differential LVPECL 2x2 Clock Switch and Low Skew Fanout Buffer
NB4L6254MNG	ONSEMI	获取价格	2.5V / 3.3V Differential LVPECL 2x2 Clock Switch and Low Skew Fanout Buffer

与NB4L52相关文章

RT9164AGG手册资料详解：引脚信息、设计指南
2024-07-04

1
2SA1037KPT资料详解：产品特性、电气参数、设计指南
2024-07-04

1
SR3040肖特基整流器资料解读：参数分析、产品特性
2024-07-04

1
LTM4644/LTM4644-1：创新的四输出同步降压微模块调节器
2024-07-02

4

产品中心

服务支持

精选活动

关于我们

帮助中心

NB4L52

NB4L52 技术参数

NB4L52 数据手册

与NB4L52相关器件

与NB4L52相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

NB4L52

NB4L52 技术参数

NB4L52 数据手册

与NB4L52相关器件

与NB4L52相关文章

您还可以找

您在本页遇到什么问题？