5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> NB4L52MNG
NB4L52MNG PDF预览

NB4L52MNG

更新时间： 2024-09-28 03:46:59
品牌 Logo 应用领域
安森美 - ONSEMI 触发器锁存器逻辑集成电路PC时钟
页数 文件大小 规格书
8页 135K
描述
2.5 V/3.3 V/5.0 V Differential Data/Clock D Flip-Flop with Reset Multi-Level Inputs to LVPECL Translator w/ Internal Termination

阅读下载

中文翻译

获取价格

NB4L52MNG 技术参数

是否无铅： 不含铅生命周期：Active
零件包装代码：QFN包装说明：HVQCCN, LCC16,.12SQ,20
针数：16Reach Compliance Code：compliant
HTS代码：8542.39.00.01Factory Lead Time：1 week
风险等级：1.11Samacsys Confidence：3
Samacsys Status：ReleasedSamacsys PartID：225942
Samacsys Pin Count：17Samacsys Part Category：Integrated Circuit
Samacsys Package Category：Quad Flat No-LeadSamacsys Footprint Name：16 PIN QFN CASE 485G-01
Samacsys Released Date：2015-08-14 09:26:14Is Samacsys：N
其他特性：LVPECL MODE: VCC = 0V WITH VEE = -2.375V TO -5.5V系列：4L
JESD-30 代码：S-XQCC-N16长度：3 mm
逻辑集成电路类型：D FLIP-FLOP最大频率@ Nom-Sup：2500000000 Hz
湿度敏感等级：1位数：1
功能数量：1端子数量：16
最高工作温度：85 °C最低工作温度：-40 °C
输出极性：COMPLEMENTARY封装主体材料：UNSPECIFIED
封装代码：HVQCCN封装等效代码：LCC16,.12SQ,20
封装形状：SQUARE封装形式：CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE
包装方法：RAIL峰值回流温度（摄氏度）：260
电源：2.5/5 VProp。Delay @ Nom-Sup：0.5 ns
传播延迟（tpd）：0.5 ns认证状态：Not Qualified
座面最大高度：1 mm子类别：FF/Latches
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：2.375 V
标称供电电压 (Vsup)：2.5 V表面贴装：YES
技术：ECL温度等级：INDUSTRIAL
端子面层：Nickel/Gold/Palladium (Ni/Au/Pd)端子形式：NO LEAD
端子节距：0.5 mm端子位置：QUAD
处于峰值回流温度下的最长时间：40触发器类型：POSITIVE EDGE
宽度：3 mmBase Number Matches：1

NB4L52MNG 数据手册

 浏览型号NB4L52MNG的Datasheet PDF文件第2页浏览型号NB4L52MNG的Datasheet PDF文件第3页浏览型号NB4L52MNG的Datasheet PDF文件第4页浏览型号NB4L52MNG的Datasheet PDF文件第5页浏览型号NB4L52MNG的Datasheet PDF文件第6页浏览型号NB4L52MNG的Datasheet PDF文件第7页 
NB4L52  
2.5 V/3.3 V/5.0 V Differential  
Data/Clock D Flip−Flop  
with Reset  
Multi−Level Inputs to LVPECL Translator  
w/ Internal Termination  
http://onsemi.com  
The NB4L52 is a differential Data and Clock D flip−flop with a  
differential asynchronous Reset. The differential inputs incorporate  
internal 50 W termination resistors and will accept PECL, LVPECL,  
LVCMOS, LVTTL, CML, or LVDS logic levels. When Clock  
transitions from Low to High, Data will be transferred to the  
differential LVPECL outputs. The differential Clock inputs allow the  
NB4L52 to also be used as a negative edge triggered device. The  
device is housed in a small 3x3 mm 16 pin QFN package.  
MARKING DIAGRAM*  
16  
1
1
NB4L  
52  
QFN−16  
MN SUFFIX  
CASE 485G  
ALYWG  
G
Features  
A
L
Y
W
G
= Assembly Location  
= Wafer Lot  
= Year  
= Work Week  
= Pb−Free Package  
• Maximum Input Clock Frequency > 4 GHz Typical  
• 330 ps Typical Propagation Delay  
• 145 ps Typical Rise and Fall Times  
• Differential LVPECL Outputs, 750 mV Peak−to−Peak, Typical  
• Operating Range: V = 2.375 V to 5.5 V with V = 0 V  
• Internal Input Termination Resistors, 50 W  
• Functionally Compatible with Existing 2.5 V/3.3 V/5.0 V LVEL,  
LVEP, EP, and SG Devices  
• −40°C to +85°C Ambient Operating Temperature  
• These are Pb−Free Devices*  
(Note: Microdot may be in either location)  
CC  
EE  
*For additional marking information, refer to  
Application Note AND8002/D.  
VTD  
D
Data  
D
Q
Q
VTD  
VTCLK  
CLK  
Clock  
Reset  
CLK  
VTCLK  
VTR  
R
R
VTR  
Figure 1. Logic Diagram  
Table 1. TRUTH TABLE  
R
D
CLK  
Q
H
x
x
L
L
L
L
Z
Z
L
H
H
Z = LOW to HIGH Transition  
x = Don’t Care  
*For additional information on our Pb−Free strategy and soldering details, please  
download the ON Semiconductor Soldering and Mounting Techniques  
Reference Manual, SOLDERRM/D.  
ORDERING INFORMATION  
See detailed ordering and shipping information in the package  
dimensions section on page 7 of this data sheet.  
©
Semiconductor Components Industries, LLC, 2007  
1
Publication Order Number:  
January, 2007 − Rev. 2  
NB4L52/D  
12345678

中文翻译

下载PDF

NB4L52MNG 替代型号

型号 品牌 替代类型 描述 数据表
NB4L52MNR2G ONSEMI

类似代替

 2.5 V/3.3 V/5.0 V Differential Data/Clock D Flip-Flop with Reset Multi-Level Inputs to LVP

与NB4L52MNG相关器件

型号 品牌 获取价格 描述 数据表
NB4L52MNR2G ONSEMI

获取价格

 		2.5 V/3.3 V/5.0 V Differential Data/Clock D Flip-Flop with Reset Multi-Level Inputs to LVP
NB4L6254 ONSEMI

获取价格

 		2.5V / 3.3V Differential LVPECL 2x2 Clock Switch and Low Skew Fanout Buffer
NB4L6254_09 ONSEMI

获取价格

 		2.5V / 3.3V Differential LVPECL 2x2 Clock Switch and Low Skew Fanout Buffer
NB4L6254D ONSEMI

获取价格

 		2.5V / 3.3V Differential LVPECL 2x2 Clock Switch and Low Skew Fanout Buffer
NB4L6254FAG ONSEMI

获取价格

 		2.5V / 3.3V Differential LVPECL 2x2 Clock Switch and Low Skew Fanout Buffer
NB4L6254FAG ROCHESTER

获取价格

 		4L SERIES, LOW SKEW CLOCK DRIVER, 6 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP32, LEAD FRE
NB4L6254FAR2G ONSEMI

获取价格

 		2.5V / 3.3V Differential LVPECL 2x2 Clock Switch and Low Skew Fanout Buffer
NB4L6254MNG ONSEMI

获取价格

 		2.5V / 3.3V Differential LVPECL 2x2 Clock Switch and Low Skew Fanout Buffer
NB4L6254MNR4G ONSEMI

获取价格

 		2.5V / 3.3V Differential LVPECL 2x2 Clock Switch and Low Skew Fanout Buffer
NB4L7210 ONSEMI

获取价格

 		2.5V/3.3V Differential 2x10 Crosspoint Clock Driver with SDI Programmable Output Selects

与NB4L52MNG相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证