5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> MM54HC75E
MM54HC75E PDF预览

MM54HC75E

更新时间： 2024-11-09 13:11:39
品牌 Logo 应用领域
美国国家半导体 - NSC 锁存器
页数 文件大小 规格书
4页 144K
描述
IC HC/UH SERIES, DUAL HIGH LEVEL TRIGGERED D LATCH, COMPLEMENTARY OUTPUT, CQCC20, CERAMIC, LCC-20, FF/Latch

阅读下载

中文翻译

获取价格

MM54HC75E 技术参数

是否Rohs认证：不符合生命周期：Obsolete
包装说明：QCCN, LCC20,.35SQReach Compliance Code：unknown
HTS代码：8542.39.00.01风险等级：5.82
Is Samacsys：N系列：HC/UH
JESD-30 代码：S-CQCC-N20JESD-609代码：e0
长度：8.89 mm负载电容（CL）：50 pF
逻辑集成电路类型：D LATCH位数：2
功能数量：2端子数量：20
最高工作温度：125 °C最低工作温度：-55 °C
输出极性：COMPLEMENTARY封装主体材料：CERAMIC, METAL-SEALED COFIRED
封装代码：QCCN封装等效代码：LCC20,.35SQ
封装形状：SQUARE封装形式：CHIP CARRIER
峰值回流温度（摄氏度）：NOT SPECIFIED电源：2/6 V
传播延迟（tpd）：44 ns认证状态：Not Qualified
座面最大高度：1.905 mm子类别：FF/Latches
最大供电电压 (Vsup)：6 V最小供电电压 (Vsup)：2 V
标称供电电压 (Vsup)：5 V表面贴装：YES
技术：CMOS温度等级：MILITARY
端子面层：Tin/Lead (Sn/Pb)端子形式：NO LEAD
端子节距：1.27 mm端子位置：QUAD
处于峰值回流温度下的最长时间：NOT SPECIFIED触发器类型：HIGH LEVEL
宽度：8.89 mmBase Number Matches：1

MM54HC75E 数据手册

 浏览型号MM54HC75E的Datasheet PDF文件第2页浏览型号MM54HC75E的Datasheet PDF文件第3页浏览型号MM54HC75E的Datasheet PDF文件第4页 
January 1988  
MM54HC75/MM74HC75  
4-Bit Bistable Latch with Q and Q Output  
General Description  
This 4-bit latch utilizes advanced silicon-gate CMOS tech-  
nology to achieve the high noise immunity and low power  
consumption normally associated with standard CMOS inte-  
grated circuits. These devices can drive 10 LS-TTL loads.  
The 54HC/74HC logic family is functionally as well as pin-  
out compatible with the standard 54LS/74LS logic family.  
All inputs are protected from damage due to static dis-  
charge by internal diode clamps to V  
and ground.  
CC  
This latch is ideally suited for use as temporary storage for  
binary information processing, input/output, and indicator  
units. Information present at the data (D) input is transferred  
to the Q output when the enable (G) is high. The Q output  
will follow the data input as long as the enable remains high.  
When the enable goes low, the information that was present  
at the data input at the time the transition occurred is re-  
tained at the Q output until the enable is permitted to go  
high again.  
Features  
Y
Typical operating frequency: 50 MHz  
Y
Y
Y
Y
Typical propagation delay: 12 ns  
Wide operating supply voltage range: 2–6V  
Low input current: 1 mA maximum  
Low quiescent supply current: 80 mA maximum  
(74HC Series)  
Y
Fanout of 10 LS-TTL loads  
Connection and Logic Diagrams  
Truth Table  
Dual-In-Line Package  
Inputs  
Outputs  
D
G
Q
Q
L
H
X
H
H
L
L
H
L
H
Q
Q
0
0
e
e
e
e
High Level: L Low Level  
H
X
Don’t Care  
Q
0
The level of Q before the transition of G  
TL/F/5303–1  
Order Number MM54HC75 or MM74HC75  
(1 of 4 latches)  
TL/F/5303–2  
C
1995 National Semiconductor Corporation  
TL/F/5303  
RRD-B30M105/Printed in U. S. A.  
1234

中文翻译

下载PDF

与MM54HC75E相关器件

型号 品牌 获取价格 描述 数据表
MM54HC75E/883 TI

获取价格

 		IC,LATCH,DUAL,2-BIT,HC-CMOS,LLCC,20PIN,CERAMIC
MM54HC75E-MIL TI

获取价格

 		IC,LATCH,DUAL,2-BIT,HC-CMOS,LLCC,20PIN,CERAMIC
MM54HC75J NSC

获取价格

 		4-Bit Bistable Latch with Q and Q Output
MM54HC75J/883 ROCHESTER

获取价格

 		D Latch
MM54HC75J/883C TI

获取价格

 		IC,LATCH,DUAL,2-BIT,HC-CMOS,DIP,16PIN,CERAMIC
MM54HC75N NSC

获取价格

 		4-Bit Bistable Latch with Q and Q Output
MM54HC75W NSC

获取价格

 		暂无描述
MM54HC75W ROCHESTER

获取价格

 		D Latch, HC/UH Series, 2-Func, High Level Triggered, 2-Bit, Complementary Output, CMOS, CD
MM54HC75W TI

获取价格

 		HC/UH SERIES, DUAL HIGH LEVEL TRIGGERED D LATCH, COMPLEMENTARY OUTPUT, CDFP16, CERAMIC, FP
MM54HC75W/883 TI

获取价格

 		IC,LATCH,DUAL,2-BIT,HC-CMOS,FP,16PIN,CERAMIC

与MM54HC75E相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证