M74HC112B1R

更新时间： 2024-11-22 22:46:35

品牌	Logo	应用领域
意法半导体 - STMICROELECTRONICS		触发器锁存器逻辑集成电路光电二极管
页数	文件大小	规格书
11页	253K
描述
DUAL J-K FLIP FLOP WITH PRESET AND CLEAR

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

M74HC112B1R 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	DIP	包装说明：	PLASTIC, DIP-16
针数：	16	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	7.94
Is Samacsys：	N	系列：	HC/UH
JESD-30 代码：	R-PDIP-T16	JESD-609代码：	e3
负载电容（CL）：	50 pF	逻辑集成电路类型：	J-K FLIP-FLOP
最大频率@ Nom-Sup：	27000000 Hz	最大I（ol）：	0.004 A
位数：	2	功能数量：	2
端子数量：	16	最高工作温度：	125 °C
最低工作温度：	-55 °C	输出极性：	COMPLEMENTARY
封装主体材料：	PLASTIC/EPOXY	封装代码：	DIP
封装等效代码：	DIP16,.3	封装形状：	RECTANGULAR
封装形式：	IN-LINE	峰值回流温度（摄氏度）：	245
电源：	2/6 V	传播延迟（tpd）：	190 ns
认证状态：	Not Qualified	座面最大高度：	5.1 mm
子类别：	FF/Latches	最大供电电压 (Vsup)：	6 V
最小供电电压 (Vsup)：	2 V	标称供电电压 (Vsup)：	4.5 V
表面贴装：	NO	技术：	CMOS
温度等级：	MILITARY	端子面层：	Matte Tin (Sn)
端子形式：	THROUGH-HOLE	端子节距：	2.54 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
触发器类型：	NEGATIVE EDGE	宽度：	7.62 mm
最小 fmax：	32 MHz	Base Number Matches：	1

M74HC112B1R 数据手册

M54HC112

M74HC112

DUAL J-K FLIP FLOP WITH PRESET AND CLEAR

HIGH SPEED

f_MAX= 67 MHz (TYP.) AT V_CC= 5 V

LOW POWER DISSIPATION

I_CC= 2 µA AT T_A= 25 °C

HIGH NOISE IMMUNITY

V_NIH= V_NIL= 28 % V_CC(MIN.)

OUTPUT DRIVE CAPABILITY

10 LSTTL LOADS

SYMMETRICAL OUTPUT IMPEDANCE

|I_OH| = I_OL= 4 mA (MIN.)

BALANCED PROPAGATION DELAYS

t_PLH= t_PHL

WIDE OPERATING VOLTAGE RANGE

V_CC(OPR) = 2 V TO 6 V

PIN AND FUNCTION COMPATIBLE

WITH 54/74LS112

B1R

(Plastic Package)

F1R

(Ceramic Package)

M1R

(Micro Package)

C1R

(Chip Carrier)

ORDER CODES :

M54HC112F1R

M74HC112B1R

M74HC112M1R

M74HC112C1R

DESCRIPTION

The M54/74HC112 is a high speed CMOS DUAL J-K

FLIP-FLOP WITH PRESET AND CLEAR fabricated in

silicon gate C²MOS technology. It has the same high

speed performance of LSTTL combined with true

PIN CONNECTIONS (top view)

CMOS

low

power

consumption.

The

M54HC112/M74HC112 dual JK flip-flop features indi-

vidual J,K, clock, and asynchronous set and clearinputs

for each flip-flop. When the clock goes high, the inputs

are enabled and data will be accepted. The logic level

of the J and K inputs may be allowed to change when

the clock pulse is high and the bistable will function as

shown in the truth table. Input data is transferred to the

input on the negative going edge of the clock pulse. All

inputs are equipped withprotection circuits against static

discharge and transient excess voltage.

INPUT AND OUTPUT EQUIVALENT CIRCUIT

NC =

No Internal

Connection

October 1992

1/11

12 3 4 5 6 7...11

中文翻译

下载PDF

M74HC112B1R 替代型号

型号	品牌	替代类型	描述	数据表
CD74HC112E	TI	功能相似	Dual J-K Flip-Flop with Set and Reset Negative-Edge Trigger

与M74HC112B1R相关器件

型号	品牌	获取价格	描述	数据表
M74HC112C1	STMICROELECTRONICS	获取价格	暂无描述
M74HC112C1R	STMICROELECTRONICS	获取价格	DUAL J-K FLIP FLOP WITH PRESET AND CLEAR
M74HC112M1	STMICROELECTRONICS	获取价格	暂无描述
M74HC112M1R	STMICROELECTRONICS	获取价格	DUAL J-K FLIP FLOP WITH PRESET AND CLEAR
M74HC112P	MITSUBISHI	获取价格	J-K Flip-Flop, 2-Func, Negative Edge Triggered, CMOS, PDIP16
M74HC112RM13TR	STMICROELECTRONICS	获取价格	DUAL J-K FLIP FLOP WITH PRESET AND CLEAR
M74HC112TTR	STMICROELECTRONICS	获取价格	DUAL J-K FLIP FLOP WITH PRESET AND CLEAR
M74HC113	STMICROELECTRONICS	获取价格	DUAL J-K FLIP FLOP WITH PRESET
M74HC113B1N	STMICROELECTRONICS	获取价格	HC/UH SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDIP14, PL
M74HC113B1R	STMICROELECTRONICS	获取价格	DUAL J-K FLIP FLOP WITH PRESET

与M74HC112B1R相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

35
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

27
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

55
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

52

产品中心

服务支持

精选活动

关于我们

帮助中心

M74HC112B1R

M74HC112B1R 技术参数

M74HC112B1R 数据手册

M74HC112B1R 替代型号

与M74HC112B1R相关器件

与M74HC112B1R相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

M74HC112B1R

M74HC112B1R 技术参数

M74HC112B1R 数据手册

M74HC112B1R 替代型号

与M74HC112B1R相关器件

与M74HC112B1R相关文章

您还可以找

您在本页遇到什么问题？