M74HC113C1R

更新时间： 2024-09-30 22:46:35

品牌	Logo	应用领域
意法半导体 - STMICROELECTRONICS		触发器锁存器逻辑集成电路
页数	文件大小	规格书
11页	250K
描述
DUAL J-K FLIP FLOP WITH PRESET

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

M74HC113C1R 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	QLCC	包装说明：	QCCJ, LDCC20,.4SQ
针数：	20	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.84
系列：	HC/UH	JESD-30 代码：	S-PQCC-J20
JESD-609代码：	e3	长度：	8.9662 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	J-K FLIP-FLOP
最大频率@ Nom-Sup：	32000000 Hz	最大I（ol）：	0.004 A
位数：	2	功能数量：	2
端子数量：	20	最高工作温度：	85 °C
最低工作温度：	-40 °C	输出极性：	COMPLEMENTARY
封装主体材料：	PLASTIC/EPOXY	封装代码：	QCCJ
封装等效代码：	LDCC20,.4SQ	封装形状：	SQUARE
封装形式：	CHIP CARRIER	峰值回流温度（摄氏度）：	NOT SPECIFIED
电源：	2/6 V	传播延迟（tpd）：	31 ns
认证状态：	Not Qualified	座面最大高度：	4.57 mm
子类别：	FF/Latches	最大供电电压 (Vsup)：	6 V
最小供电电压 (Vsup)：	2 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	Matte Tin (Sn)
端子形式：	J BEND	端子节距：	1.27 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	NOT SPECIFIED
触发器类型：	NEGATIVE EDGE	宽度：	8.9662 mm
最小 fmax：	32 MHz	Base Number Matches：	1

M74HC113C1R 数据手册

M54HC113

M74HC113

DUAL J-K FLIP FLOP WITH PRESET

HIGH SPEED

f_MAX= 71 MHz (TYP.) at V_CC= 5 V

LOW POWER DISSIPATION

I_CC= 2 µA at T_A= 25 °C

HIGH NOISE IMMUNITY

V_NIH= V_NIL= 28 % V_CC(MIN.)

OUTPUT DRIVE CAPABILITY

10 LSTTL LOADS

SYMMETRICAL OUTPUT IMPEDANCE

|I_OH| = I_OL= 4 mA (MIN.)

BALANCED PROPAGATION DELAYS

t_PLH= t_PHL

WIDE OPERATING VOLTAGE RANGE

B1R

(Plastic Package)

F1R

(Ceramic Package)

M1R

(Micro Package)

C1R

(Chip Carrier)

V_CC(OPR) = 2 V to 6 V

PIN AND FUNCTION COMPATIBLE

WITH 54/74LS113

ORDER CODES :

M54HC113F1R

M74HC113B1R

M74HC113M1R

M74HC113C1R

DESCRIPTION

The M54/74HC113 is a high speed CMOS DUAL J-

K FLIP FLOP WITH PRESET fabricated in silicon

gate C2MOS technology. It has the same high

speed performance of LSTTL combined with true

CMOS lowpower consumption. Thiscircuit offersin-

dividual J, K, set, and clock inputs. Thesemonolithic

dual flip-flops are designed so that when the clock

goes HIGH, the inputs are enabled and data will be

accepted. The logic level of the J and K inputs may

be allowed to change when the clock pulse is HIGH

and the bistable will function as shown in the truth

table as long as minimum set-up times are ob-

served. Input data is transferred to the outputs on

the negative-going edge ofthe clock pulse. Allinputs

are equipped with protection circuits against static

discharge and transient excess voltage.

PIN CONNECTIONS (top view)

INPUT AND OUTPUT EQUIVALENT CIRCUIT

NC =

No Internal

Connection

October 1992

1/11

12 3 4 5 6 7...11

中文翻译

下载PDF

与M74HC113C1R相关器件

型号	品牌	获取价格	描述	数据表
M74HC113M1	STMICROELECTRONICS	获取价格	HC/UH SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, MI
M74HC113M1R	STMICROELECTRONICS	获取价格	DUAL J-K FLIP FLOP WITH PRESET
M74HC113TTR	STMICROELECTRONICS	获取价格	HC/UH SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, TS
M74HC11B1R	STMICROELECTRONICS	获取价格	TRIPLE 3-INPUT AND GATE
M74HC11C1R	STMICROELECTRONICS	获取价格	TRIPLE 3-INPUT AND GATE
M74HC11M1	STMICROELECTRONICS	获取价格	HC/UH SERIES, TRIPLE 3-INPUT AND GATE, PDSO14, MICRO, PLASTIC, GULLWING, DIP-14
M74HC11M1R	STMICROELECTRONICS	获取价格	TRIPLE 3-INPUT AND GATE
M74HC11RM13TR	STMICROELECTRONICS	获取价格	TRIPLE 3-INPUT AND GATE
M74HC11TTR	STMICROELECTRONICS	获取价格	TRIPLE 3-INPUT AND GATE
M74HC123	STMICROELECTRONICS	获取价格	DUAL RETRIGGERABLE MONOSTABLE MULTIVIBRATOR

与M74HC113C1R相关文章

塔塔电子与力积电达成技术转让协议，携手建设印度首座晶圆厂
2024-09-29

36
英特尔震撼发布：128核心256线程的至强6性能核处理器
2024-09-29

30
SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

28
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

39

产品中心

服务支持

精选活动

关于我们

帮助中心

M74HC113C1R

M74HC113C1R 技术参数

M74HC113C1R 数据手册

与M74HC113C1R相关器件

与M74HC113C1R相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

M74HC113C1R

M74HC113C1R 技术参数

M74HC113C1R 数据手册

与M74HC113C1R相关器件

与M74HC113C1R相关文章

您还可以找

您在本页遇到什么问题？