IDTCSP2510DPG

更新时间： 2024-09-26 22:40:39

品牌	Logo	应用领域
艾迪悌 - IDT		时钟驱动器逻辑集成电路光电二极管
页数	文件大小	规格书
9页	66K
描述
3.3V PHASE-LOCK LOOP CLOCK DRIVER ZERO DELAY BUFFER

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

IDTCSP2510DPG 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	TSSOP
包装说明：	TSSOP-24	针数：	24
Reach Compliance Code：	not_compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.81
Is Samacsys：	N	系列：	2510
输入调节：	STANDARD	JESD-30 代码：	R-PDSO-G24
JESD-609代码：	e0	长度：	7.8 mm
逻辑集成电路类型：	PLL BASED CLOCK DRIVER	最大I（ol）：	0.012 A
湿度敏感等级：	1	功能数量：	1
反相输出次数：		端子数量：	24
实输出次数：	10	最高工作温度：	85 °C
最低工作温度：		封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装等效代码：	TSSOP24,.25
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：	240	电源：	3.3 V
认证状态：	Not Qualified	Same Edge Skew-Max（tskwd）：	0.15 ns
座面最大高度：	1.2 mm	子类别：	Clock Drivers
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	3 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
温度等级：	OTHER	端子面层：	Tin/Lead (Sn85Pb15)
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	4.4 mm	最小 fmax：	175 MHz
Base Number Matches：	1

IDTCSP2510DPG 数据手册

IDTCSP2510D

3.3VPHASE-LOCKLOOPCLOCKDRIVER

0°CTO85°CTEMPERATURERANGE

IDTCSP2510D

3.3V PHASE-LOCK LOOP

CLOCK DRIVER

ZERO DELAY BUFFER

DESCRIPTION:

FEATURES:

TheCSP2510Disahighperformance, low-skew, low-jitter, phase-lock

loop (PLL) clock driver. It uses a PLL to precisely align, in both frequency

and phase, the feedback (FBOUT) output to the clock (CLK) input signal.

ItisspecificallydesignedforusewithsynchronousDRAMs.TheCSP2510D

operates at 3.3V.

• Phase-Lock Loop Clock Distribution for Synchronous DRAM

Applications

• Distributes one clock input to one bank of ten outputs

• Output enable bank control

• External feedback (FBIN) pin is used to synchronize the

outputs to the clock input signal

• No external RC network required for PLL loop stability

• Operates at 3.3V VDD

• tpd Phase Error at 166MHz: < ±150ps

• Jitter (peak-to-peak) at 166MHz: < ±75ps @ 166MHz

• Spread Spectrum Compatible

One bank of ten outputs provide low-skew, low-jitter copies of CLK.

Outputsignaldutycyclesareadjustedto50percent,independentoftheduty

cycleatCLK.TheoutputscanbeenabledordisabledviathecontrolGinput.

When the G input is high, the outputs switch in phase and frequency with

CLK;whentheGinputislow,theoutputsaredisabledtothelogic-lowstate.

UnlikemanyproductscontainingPLLs,theCSP2510Ddoesnotrequire

external RC networks. The loop filter for the PLL is included on-chip,

minimizing component count, board space, and cost.

• Operating frequency 50MHz to 175MHz

• Available in 24-Pin TSSOP package

Because it is based on PLL circuitry, the CSP2510D requires a

stabilization time to achieve phase lock of the feedback signal to the

referencesignal.Thisstabilizationtimeisrequired,followingpowerupand

application of a fixed-frequency, fixed-phase signal at CLK, as well as

following any changes to the PLL reference or feedback signals. The PLL

can be bypassed for the test purposes by strapping AVDD to ground.

TheCSP2510Disspecifiedforoperationfrom0°Cto+85°C. Thisdevice

isalsoavailable(onspecialorder)inIndustrialtemperaturerange(-40°C

to +85°C). See ordering information for details.

APPLICATIONS:

• SDRAM Modules

• PC Motherboards

• Workstations

FUNCTIONALBLOCKDIAGRAM

CLK

PLL

FBIN

AV^DD

FBOUT

TheIDTlogoisaregisteredtrademarkofIntegratedDeviceTechnology,Inc.

0ºC TO 85ºC TEMPERATURE RANGE

OCTOBER 2001

2001 Integrated Device Technology, Inc.

DSC-5874/2

12 3 4 5 6 7...9

中文翻译

下载PDF

IDTCSP2510DPG 替代型号

型号	品牌	替代类型	描述	数据表
2510CGLF	IDT	功能相似	TSSOP-24, Tube
CDCVF2510APW	TI	功能相似	3.3-V Phase-Lock Loop Clock Driver with Power Down Mode 24-TSSOP 0 to 85

与IDTCSP2510DPG相关器件

型号	品牌	获取价格	描述	数据表
IDTCSP2510DPG8	IDT	获取价格	PLL Based Clock Driver, 2510 Series, 10 True Output(s), 0 Inverted Output(s), PDSO24, TSSO
IDTCSP2510DPGG	IDT	获取价格	PLL Based Clock Driver, 2510 Series, 10 True Output(s), 0 Inverted Output(s), PDSO24, TSSO
IDTCSP2510DPGG8	IDT	获取价格	PLL Based Clock Driver, 2510 Series, 10 True Output(s), 0 Inverted Output(s), PDSO24, TSSO
IDTCSP2510DPGI	IDT	获取价格	3.3V PHASE-LOCK LOOP CLOCK DRIVER ZERO DELAY BUFFER
IDTCSP2510DPGI8	IDT	获取价格	PLL Based Clock Driver, 2510 Series, 10 True Output(s), 0 Inverted Output(s), PDSO24, TSSO
IDTCSP5940Q	ETC	获取价格	Ten Distributed-Output Clock Driver
IDTCSP5991-5JR	IDT	获取价格	PLL Based Clock Driver, 8 True Output(s), 0 Inverted Output(s), PQCC32, PLASTIC, LCC-32
IDTCSP5991-7JR	IDT	获取价格	PLL Based Clock Driver, 8 True Output(s), 0 Inverted Output(s), PQCC32, PLASTIC, LCC-32
IDTCSP5991-7JRI	IDT	获取价格	PLL Based Clock Driver, 8 True Output(s), 0 Inverted Output(s), PQCC32, PLASTIC, LCC-32
IDTCSP59920-7SO	IDT	获取价格	PLL Based Clock Driver, 8 True Output(s), 0 Inverted Output(s), PDSO24, 0.300 INCH, SOIC-2

与IDTCSP2510DPG相关文章

塔塔电子与力积电达成技术转让协议，携手建设印度首座晶圆厂
2024-09-29

20
英特尔震撼发布：128核心256线程的至强6性能核处理器
2024-09-29

16
SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

18
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

29

产品中心

服务支持

精选活动

关于我们

帮助中心

IDTCSP2510DPG

IDTCSP2510DPG 技术参数

IDTCSP2510DPG 数据手册

IDTCSP2510DPG 替代型号

与IDTCSP2510DPG相关器件

与IDTCSP2510DPG相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IDTCSP2510DPG

IDTCSP2510DPG 技术参数

IDTCSP2510DPG 数据手册

IDTCSP2510DPG 替代型号

与IDTCSP2510DPG相关器件

与IDTCSP2510DPG相关文章

您还可以找

您在本页遇到什么问题？