5秒后页面跳转
捷配首页

Datasheet > 暂无类别数据> IDTCSP2510CPGI
IDTCSP2510CPGI PDF预览

IDTCSP2510CPGI

更新时间： 2024-09-26 22:28:43
品牌 Logo 应用领域
艾迪悌 - IDT 时钟驱动器逻辑集成电路光电二极管
页数 文件大小 规格书
9页 64K
描述
3.3V PHASE-LOCK LOOP CLOCK DRIVER ZERO DELAY BUFFER

阅读下载

中文翻译

获取价格

IDTCSP2510CPGI 技术参数

是否无铅：含铅是否Rohs认证：不符合
生命周期：Obsolete零件包装代码：TSSOP
包装说明：TSSOP-24针数：24
Reach Compliance Code：not_compliantHTS代码：8542.39.00.01
风险等级：5.88Is Samacsys：N
系列：2510输入调节：STANDARD
JESD-30 代码：R-PDSO-G24JESD-609代码：e0
长度：7.8 mm逻辑集成电路类型：PLL BASED CLOCK DRIVER
最大I（ol）：0.012 A湿度敏感等级：1
功能数量：1反相输出次数：
端子数量：24实输出次数：10
最高工作温度：85 °C最低工作温度：-40 °C
封装主体材料：PLASTIC/EPOXY封装代码：TSSOP
封装等效代码：TSSOP24,.25封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH峰值回流温度（摄氏度）：240
电源：3.3 V认证状态：Not Qualified
Same Edge Skew-Max（tskwd）：0.15 ns座面最大高度：1.2 mm
子类别：Clock Driver最大供电电压 (Vsup)：3.6 V
最小供电电压 (Vsup)：3 V标称供电电压 (Vsup)：3.3 V
表面贴装：YES温度等级：INDUSTRIAL
端子面层：Tin/Lead (Sn85Pb15)端子形式：GULL WING
端子节距：0.65 mm端子位置：DUAL
处于峰值回流温度下的最长时间：30宽度：4.4 mm
最小 fmax：140 MHzBase Number Matches：1

IDTCSP2510CPGI 数据手册

 浏览型号IDTCSP2510CPGI的Datasheet PDF文件第2页浏览型号IDTCSP2510CPGI的Datasheet PDF文件第3页浏览型号IDTCSP2510CPGI的Datasheet PDF文件第4页浏览型号IDTCSP2510CPGI的Datasheet PDF文件第5页浏览型号IDTCSP2510CPGI的Datasheet PDF文件第6页浏览型号IDTCSP2510CPGI的Datasheet PDF文件第7页 
IDTCSP2510C  
3.3V PHASE-LOCK LOOP  
CLOCK DRIVER  
ZERO DELAY BUFFER  
FEATURES:  
DESCRIPTION:  
• Phase-Lock Loop Clock Distribution for Synchronous DRAM  
Applications  
TheCSP2510Cisahighperformance, low-skew, low-jitter, phase-lock  
loop (PLL) clock driver. It uses a PLL to precisely align, in both frequency  
and phase, the feedback (FBOUT) output to the clock (CLK) input signal.  
ItisspecificallydesignedforusewithsynchronousDRAMs.TheCSP2510C  
operates at 3.3V.  
• Distributes one clock input to one bank of ten outputs  
• Output enable bank control  
• External feedback (FBIN) pin is used to synchronize the  
outputs to the clock input signal  
• No external RC network required for PLL loop stability  
• Operates at 3.3V VDD  
• tpd Phase Error at 133MHz: < ±150ps  
• Jitter (peak-to-peak) at 133MHz: < ±75ps @ 133MHz  
• Spread Spectrum Compatible  
One bank of ten outputs provide low-skew, low-jitter copies of CLK.  
Output signal duty cycles are adjusted to 50 percent, independent of the  
duty cycle at CLK. The outputs can be enabled or disabled via the control  
Ginput.WhentheGinputishigh,theoutputsswitchinphaseandfrequency  
withCLK;whentheGinputislow, theoutputsaredisabledtothelogic-low  
state.  
• Operating frequency 25MHz to 140MHz  
• Available in 24-Pin TSSOP package  
UnlikemanyproductscontainingPLLs,theCSP2510Cdoesnotrequire  
external RC networks. The loop filter for the PLL is included on-chip,  
minimizing component count, board space, and cost.  
Because it is based on PLL circuitry, the CSP2510C requires a  
stabilization time to achieve phase lock of the feedback signal to the  
referencesignal.Thisstabilizationtimeisrequired,followingpowerupand  
application of a fixed-frequency, fixed-phase signal at CLK, as well as  
followinganychangestothePLLreferenceorfeedbacksignals. ThePLL  
can be bypassed for the test purposes by strapping AVDD to ground.  
The CSP2510C is specified for operation from 0°C to +85°C. This  
deviceisalsoavailable(onspecialorder)inIndustrialtemperaturerange  
(-40°C to +85°C). See ordering information for details.  
APPLICATIONS:  
• SDRAM Modules  
• PC Motherboards  
• Workstations  
FUNCTIONALBLOCKDIAGRAM  
11  
G
3
Y0  
4
Y1  
5
Y2  
8
Y3  
9
Y4  
15  
Y5  
16  
Y6  
17  
24  
Y7  
CLK  
PLL  
20  
13  
Y8  
FBIN  
21  
Y9  
23  
AVDD  
12  
FBOUT  
TheIDTlogoisaregisteredtrademarkofIntegratedDeviceTechnology,Inc.  
0ºC TO 85ºC TEMPERATURE RANGE  
OCTOBER 2000  
1
c
1999 Integrated Device Technology, Inc.  
DSC-5180/2  
1234567...9

中文翻译

下载PDF

IDTCSP2510CPGI 替代型号

型号 品牌 替代类型 描述 数据表
CSP2510CPGG8 IDT

完全替代

 TSSOP-24, Reel

与IDTCSP2510CPGI相关器件

型号 品牌 获取价格 描述 数据表
IDTCSP2510CPGI8 IDT

获取价格

 		PLL Based Clock Driver, 2510 Series, 10 True Output(s), 0 Inverted Output(s), PDSO24, TSSO
IDTCSP2510D IDT

获取价格

 		3.3V PHASE-LOCK LOOP CLOCK DRIVER ZERO DELAY BUFFER
IDTCSP2510DP IDT

获取价格

 		PLL Based Clock Driver, 2510 Series, 10 True Output(s), 0 Inverted Output(s), PDSO24, TSSO
IDTCSP2510DPG IDT

获取价格

 		3.3V PHASE-LOCK LOOP CLOCK DRIVER ZERO DELAY BUFFER
IDTCSP2510DPG8 IDT

获取价格

 		PLL Based Clock Driver, 2510 Series, 10 True Output(s), 0 Inverted Output(s), PDSO24, TSSO
IDTCSP2510DPGG IDT

获取价格

 		PLL Based Clock Driver, 2510 Series, 10 True Output(s), 0 Inverted Output(s), PDSO24, TSSO
IDTCSP2510DPGG8 IDT

获取价格

 		PLL Based Clock Driver, 2510 Series, 10 True Output(s), 0 Inverted Output(s), PDSO24, TSSO
IDTCSP2510DPGI IDT

获取价格

 		3.3V PHASE-LOCK LOOP CLOCK DRIVER ZERO DELAY BUFFER
IDTCSP2510DPGI8 IDT

获取价格

 		PLL Based Clock Driver, 2510 Series, 10 True Output(s), 0 Inverted Output(s), PDSO24, TSSO
IDTCSP5940Q ETC

获取价格

 		Ten Distributed-Output Clock Driver

与IDTCSP2510CPGI相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证