5秒后页面跳转
捷配首页

Datasheet > ICS87004AGIT
ICS87004AGIT PDF预览

ICS87004AGIT

更新时间： 2024-09-25 20:01:35
品牌 Logo 应用领域
艾迪悌 - IDT 驱动光电二极管逻辑集成电路
页数 文件大小 规格书
15页 167K
描述
PLL Based Clock Driver, 87004 Series, 4 True Output(s), 0 Inverted Output(s), PDSO24, 4.40 X 7.80 MM, 0.92 MM HEIGHT, MO-153, TSSOP-24

阅读下载

中文翻译

获取价格

ICS87004AGIT 技术参数

是否无铅： 含铅是否Rohs认证： 不符合
生命周期：Obsolete零件包装代码：TSSOP
包装说明：4.40 X 7.80 MM, 0.92 MM HEIGHT, MO-153, TSSOP-24针数：24
Reach Compliance Code：not_compliantHTS代码：8542.39.00.01
风险等级：5.16其他特性：ALSO OPERATES AT 3.3V SUPPLY
系列：87004输入调节：DIFFERENTIAL MUX
JESD-30 代码：R-PDSO-G24JESD-609代码：e0
长度：7.8 mm逻辑集成电路类型：PLL BASED CLOCK DRIVER
功能数量：1反相输出次数：
端子数量：24实输出次数：4
最高工作温度：85 °C最低工作温度：-40 °C
封装主体材料：PLASTIC/EPOXY封装代码：TSSOP
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：NOT SPECIFIED传播延迟（tpd）：6.7 ns
认证状态：Not QualifiedSame Edge Skew-Max（tskwd）：0.045 ns
座面最大高度：1.2 mm最大供电电压 (Vsup)：2.625 V
最小供电电压 (Vsup)：2.375 V标称供电电压 (Vsup)：2.5 V
表面贴装：YES温度等级：INDUSTRIAL
端子面层：TIN LEAD端子形式：GULL WING
端子节距：0.65 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：4.4 mm
最小 fmax：15.625 MHzBase Number Matches：1

ICS87004AGIT 数据手册

 浏览型号ICS87004AGIT的Datasheet PDF文件第2页浏览型号ICS87004AGIT的Datasheet PDF文件第3页浏览型号ICS87004AGIT的Datasheet PDF文件第4页浏览型号ICS87004AGIT的Datasheet PDF文件第5页浏览型号ICS87004AGIT的Datasheet PDF文件第6页浏览型号ICS87004AGIT的Datasheet PDF文件第7页 
ICS87004I  
1:4, DIFFERENTIAL-TO-LVCMOS/LVTTL  
ZERO DELAY CLOCK GENERATOR  
GENERAL DESCRIPTION  
FEATURES  
The ICS87004I is a highly versatile 1:4 Differ-  
• Four LVCMOS/LVTTL outputs, 7Ω typical output impedance  
ICS  
ential-to-LVCMOS/LVTTL Clock Generator and  
a member of the HiPerClockS™family of High  
Performance Clock Solutions from IDT. The  
ICS87004I has two selectable clock inputs.The  
• Selectable CLK0, nCLK0 or CLK1, nCLK1 clock inputs  
HiPerClockS™  
• CLKx, nCLKx pairs can accept the following differential  
input levels: LVPECL, LVDS, LVHSTL, HCSL, SSTL  
CLK0, nCLK0 and CLK1, nCLK1 pairs can accept most  
standard differential input levels. Internal bias on the  
nCLK0 and nCLK1 inputs allows the CLK0 and CLK1  
inputs to accept LVCMOS/LVTTL.The ICS87004I has a fully  
integrated PLL and can be configured as zero delay  
buffer, multiplier or divider and has an input and output  
frequency range of 15.625MHz to 250MHz. The reference  
divider, feedback divider and output divider are each  
programmable, thereby allowing for the following output-  
to-input frequency ratios: 8:1, 4:1, 2:1, 1:1, 1:2, 1:4, 1:8.  
The external feedback allows the device to achieve “zero  
delay” between the input clock and the output clocks. The  
PLL_SEL pin can be used to bypass the PLL for system  
test and debug purposes. In bypass mode, the reference  
clock is routed around the PLL and into the internal  
output dividers.  
• Internal bias on nCLK0 and nCLK1 to support  
LVCMOS/LVTTL levels on CLK0 and CLK1 inputs  
• Output frequency range: 15.625MHz to 250MHz  
• Input frequency range: 15.625MHz to 250MHz  
• VCO range: 250MHz to 500MHz  
• External feedback for “zero delay” clock regeneration  
with configurable frequencies  
• Programmable dividers allow for the following output-to-input  
frequency ratios: 8:1, 4:1, 2:1, 1:1, 1:2, 1:4, 1:8  
• Fully integrated PLL  
• Cycle-to-cycle jitter: 45ps (maximum)  
• Output skew: 65ps (maximum)  
• Static phase offset: 50 150ps (ꢀ.ꢀV 5ꢁ)  
• Full ꢀ.ꢀV or 2.5V operating supply  
• 5V tolerant inputs  
• Available in both standard (RoHS5) and lead-free (RoHS 6)  
packages  
• -40°C to 85°C ambient operating temperature  
BLOCK DIAGRAM  
PIN ASSIGNMENT  
PLL_SEL  
GND  
Q0  
VDDo  
1
2
ꢀ
4
24  
2ꢀ  
22  
21  
20  
19  
18  
Q1  
VDDO  
Q2  
GND  
Qꢀ  
VDDO  
MR  
Q0  
Q1  
Q2  
Qꢀ  
÷2, ÷4, ÷8, ÷16,  
÷ꢀ2,÷64, ÷128  
0
1
CLK0  
nCLK0  
SEL0  
SEL1  
SEL2  
SELꢀ  
CLK_SEL  
VDD  
0
1
5
6
7
8
CLK1  
nCLK1  
PLL  
17  
16  
15  
14  
1ꢀ  
FB_IN  
9
PLL_SEL  
CLK1  
nCLK1  
VDDA  
CLK_SEL  
FB_IN  
10  
11  
12  
8:1, 4:1, 2:1, 1:1,  
1:2, 1:4, 1:8  
CLK0  
nCLK0  
GND  
ICS87004I  
24-Lead TSSOP  
4.40mm x 7.8mm x 0.92mm  
G Package  
SEL0  
SEL1  
SEL2  
SELꢀ  
MR  
Top View  
87004AGI  
1
REV. C DECEMBER 7, 2007  
1234567...15

中文翻译

下载PDF

与ICS87004AGIT相关器件

型号 品牌 获取价格 描述 数据表
ICS87004AGLF IDT

获取价格

 		PLL Based Clock Driver, 87004 Series, 4 True Output(s), 0 Inverted Output(s), PDSO24, 4.40
ICS87004AGLFT IDT

获取价格

 		PLL Based Clock Driver, 87004 Series, 4 True Output(s), 0 Inverted Output(s), PDSO24, 4.40
ICS87004AGT ICSI

获取价格

 		1:4, DIFFERENTIAL-TO-LVCMOS/LVTTL ZERO DELAY CLOCK GENERATOR
ICS87004BG-03 IDT

获取价格

 		Clock Driver, PDSO20
ICS87004BG-03LF IDT

获取价格

 		Clock Driver, PDSO20
ICS87004BG-03LFT IDT

获取价格

 		Clock Driver, PDSO20
ICS87004BGI-03LF IDT

获取价格

 		LVCMOS/LVTTL FANOUT BUFFER/DIVIDER
ICS87004I-03 IDT

获取价格

 		LVCMOS/LVTTL FANOUT BUFFER/DIVIDER Maximum output frequency: 250MHz
ICS87008AGI IDT

获取价格

 		Low Skew Clock Driver, 87008 Series, 8 True Output(s), 0 Inverted Output(s), PDSO24, 4.40
ICS87008AGILF IDT

获取价格

 		Low Skew Clock Driver, 87008 Series, 8 True Output(s), 0 Inverted Output(s), PDSO24, 4.40

与ICS87004AGIT相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证