Datasheet > ICS87004AGT

ICS87004AGT

更新时间： 2024-01-12 09:03:47

品牌	Logo	应用领域
矽成 - ICSI		时钟发生器
页数	文件大小	规格书
14页	185K
描述
1:4, DIFFERENTIAL-TO-LVCMOS/LVTTL ZERO DELAY CLOCK GENERATOR

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

ICS87004AGT 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	TSSOP
包装说明：	4.40 X 7.80 MM, 0.92 MM HEIGHT, MO-153, TSSOP-24	针数：	24
Reach Compliance Code：	not_compliant	HTS代码：	8542.39.00.01
风险等级：	5.9	其他特性：	ALSO OPERATES AT 3.3V SUPPLY
系列：	87004	输入调节：	DIFFERENTIAL MUX
JESD-30 代码：	R-PDSO-G24	JESD-609代码：	e0
长度：	7.8 mm	逻辑集成电路类型：	PLL BASED CLOCK DRIVER
湿度敏感等级：	1	功能数量：	1
反相输出次数：		端子数量：	24
实输出次数：	4	最高工作温度：	70 °C
最低工作温度：		封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装等效代码：	TSSOP24,.25
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：	240	电源：	2.5/3.3 V
Prop。Delay @ Nom-Sup：	6.2 ns	传播延迟（tpd）：	6.9 ns
认证状态：	Not Qualified	Same Edge Skew-Max（tskwd）：	0.045 ns
座面最大高度：	1.2 mm	子类别：	Clock Drivers
最大供电电压 (Vsup)：	2.625 V	最小供电电压 (Vsup)：	2.375 V
标称供电电压 (Vsup)：	2.5 V	表面贴装：	YES
温度等级：	COMMERCIAL	端子面层：	Tin/Lead (Sn85Pb15)
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	4.4 mm	最小 fmax：	15.625 MHz

ICS87004AGT 数据手册

ICS87004

Integrated

Circuit

Systems, Inc.

1:4, DIFFERENTIAL

TO-LVCMOS/LVTTL

ZERO

ELAY

LOCK

GENERATOR

GENERAL DESCRIPTION

FEATURES

The ICS87004 is a highly versatile 1:4 Differential- • 4 LVCMOS/LVTTL outputs, 7Ω typical output impedance

ICS

to-LVCMOS/LVTTL Clock Generator and a mem-

• Selectable CLK0, nCLK0 or CLK1, nCLK1 clock inputs

ber of the HiPerClockS™family of High Perfor-

HiPerClockS™

• CLKx, nCLKx pairs can accept the following differential

input levels: LVPECL, LVDS, LVHSTL, HCSL, SSTL

mance Clock Solutions from ICS. The ICS87004

has two selectable clock inputs.The CLK0, nCLK0

and CLK1, nCLK1 pairs can accept most standard differential

input levels. Internal bias on the nCLK0 and nCLK1 inputs

allows the CLK0 and CLK1 inputs to accept LVCMOS/LVTTL.

The ICS87004 has a fully integrated PLL and can be configured

as zero delay buffer, multiplier or divider and has an input and

output frequency range of 15.625MHz to 250MHz. The refer-

ence divider, feedback divider and output divider are each

programmable, thereby allowing for the following output-to-

input frequency ratios:8:1, 4:1, 2:1, 1:1, 1:2, 1:4, 1:8.The exter-

nal feedback allows the device to achieve “zero delay” between

the input clock and the output clocks.The PLL_SEL pin can be

used to bypass the PLL for system test and debug purposes. In

bypass mode, the reference clock is routed around the PLL

and into the internal output dividers.

• Internal bias on nCLK0 and nCLK1 to support

LVCMOS/LVTTL levels on CLK0 and CLK1 inputs

• Output frequency range: 15.625MHz to 250MHz

• Input frequency range: 15.625MHz to 250MHz

• VCO range: 250MHz to 500MHz

• External feedback for “zero delay” clock regeneration

with configurable frequencies

• Programmable dividers allow for the following output-to-input

frequency ratios: 8:1, 4:1, 2:1, 1:1, 1:2, 1:4, 1:8

• Fully integrated PLL

• Cycle-to-cycle jitter: 45ps (maximum)

• Output skew: 45ps (maximum)

• Static phase offset: 50 125ps (ꢀ.ꢀV 5ꢁ)

• Full ꢀ.ꢀV or 2.5V operating supply

• 5V tolerant inputs

• Lead-Free package available

• Industrial temperature information available upon request

BLOCK DIAGRAM

PLL_SEL

PIN ASSIGNMENT

ꢀ

2ꢀ

V^DDO

GND

V^DDo

Qꢀ

÷2, ÷4, ÷8, ÷16,

÷ꢀ2, ÷64, ÷128

CLK0

nCLK0

SEL0

SEL1

SEL2

SELꢀ

CLK_SEL

V^DD

GND

Qꢀ

V^DDO

CLK1

nCLK1

PLL

1ꢀ

FB_IN

PLL_SEL

CLK1

nCLK1

CLK_SEL

FB_IN

8:1, 4:1, 2:1, 1:1,

1:2, 1:4, 1:8

CLK0

nCLK0

GND

V^DDA

24-Lead TSSOP

4.40mm x 7.8mm x 0.92mm

G Package

Top View

SEL0

SEL1

SEL2

SELꢀ

87004AG

www.icst.com/products/hiperclocks.html

REV. A JUNE 16, 2004

12 3 4 5 6 7...14

中文翻译

下载PDF

与ICS87004AGT相关器件

型号	品牌	获取价格	描述	数据表
ICS87004BG-03	IDT	获取价格	Clock Driver, PDSO20
ICS87004BG-03LF	IDT	获取价格	Clock Driver, PDSO20
ICS87004BG-03LFT	IDT	获取价格	Clock Driver, PDSO20
ICS87004BGI-03LF	IDT	获取价格	LVCMOS/LVTTL FANOUT BUFFER/DIVIDER
ICS87004I-03	IDT	获取价格	LVCMOS/LVTTL FANOUT BUFFER/DIVIDER Maximum output frequency: 250MHz
ICS87008AGI	IDT	获取价格	Low Skew Clock Driver, 87008 Series, 8 True Output(s), 0 Inverted Output(s), PDSO24, 4.40
ICS87008AGILF	IDT	获取价格	Low Skew Clock Driver, 87008 Series, 8 True Output(s), 0 Inverted Output(s), PDSO24, 4.40
ICS87008AGILFT	IDT	获取价格	Low Skew Clock Driver, 87008 Series, 8 True Output(s), 0 Inverted Output(s), PDSO24, 4.40
ICS87008AGIT	IDT	获取价格	Low Skew Clock Driver, 87008 Series, 8 True Output(s), 0 Inverted Output(s), PDSO24, 4.40
ICS8701	ICSI	获取价格	LOW SKEW ±1, ±2 CLOCK GENERATOR

与ICS87004AGT相关文章

?手册解读：MMBT3904参数与管脚图及代换
2024-07-01

0
74LS298PC手册解读：参数说明、引脚说明、替代型号推荐
2024-07-01

0
L6234手册解读：引脚信息、电气参数
2024-07-01

1
解读BSP135H6327资料：电气参数及替换型号推荐
2024-07-01

1

产品中心

服务支持

精选活动

关于我们

帮助中心

ICS87004AGT

ICS87004AGT 技术参数

ICS87004AGT 数据手册

与ICS87004AGT相关器件

与ICS87004AGT相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

ICS87004AGT

ICS87004AGT 技术参数

ICS87004AGT 数据手册

与ICS87004AGT相关器件

与ICS87004AGT相关文章

您还可以找

您在本页遇到什么问题？