Datasheet > HY5Y5A6DF-PF

HY5Y5A6DF-PF

更新时间： 2024-02-08 09:59:04

品牌	Logo	应用领域
海力士 - HYNIX		时钟动态存储器内存集成电路
页数	文件大小	规格书
23页	386K
描述
Synchronous DRAM, 16MX16, 7ns, CMOS, PBGA54

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

HY5Y5A6DF-PF 技术参数

生命周期：	Obsolete	包装说明：	FBGA, BGA54,9X9,32
Reach Compliance Code：	compliant	风险等级：	5.84
最长访问时间：	7 ns	最大时钟频率 (fCLK)：	105 MHz
I/O 类型：	COMMON	交错的突发长度：	1,2,4,8
JESD-30 代码：	S-PBGA-B54	内存密度：	268435456 bit
内存集成电路类型：	SYNCHRONOUS DRAM	内存宽度：	16
端子数量：	54	字数：	16777216 words
字数代码：	16000000	最高工作温度：	70 °C
最低工作温度：	-25 °C	组织：	16MX16
输出特性：	3-STATE	封装主体材料：	PLASTIC/EPOXY
封装代码：	FBGA	封装等效代码：	BGA54,9X9,32
封装形状：	SQUARE	封装形式：	GRID ARRAY, FINE PITCH
电源：	3/3.3 V	认证状态：	Not Qualified
刷新周期：	8192	连续突发长度：	1,2,4,8,FP
最大待机电流：	0.00035 A	子类别：	DRAMs
最大压摆率：	0.165 mA	表面贴装：	YES
技术：	CMOS	温度等级：	OTHER
端子形式：	BALL	端子节距：	0.8 mm
端子位置：	BOTTOM	Base Number Matches：	1

HY5Y5A6DF-PF 数据手册

HY5Y5A6DF-xF

BALL DESCRIPTION

BALL OUT

SYMBOL

TYPE

DESCRIPTION

CLK

INPUT

Clock : The system clock input. All other inputs are registered

to the SDRAM on the rising edge of CLK

CKE

INPUT

Clock Enable : Controls internal clock signal and when deacti-

vated, the SDRAM will be one of the states among power

down, suspend or self refresh

INPUT

Chip Select : Enables or disables all inputs except CLK, CKE,

UDQM and LDQM

G7,G8

BA0, BA1

Bank Address : Selects bank to be activated during RAS activ-

ity

Selects bank to be read/written during CAS activity

H7, H8, J8, J7, A0 ~ A12

J3, J2, H3, H2,

H1, G3, H9,

INPUT

Row Address : RA0 ~ RA12, Column Address : CA0 ~ CA8

Auto-precharge flag : A10

G2, G1

F8, F7, F9

F1, E8

RAS, CAS, INPUT

Command Inputs : RAS, CAS and WE define the operation

Refer function truth table for details

UDQM,

LDQM

INPUT

Data Mask:Controls output buffers in read mode and masks

input data in write mode

A8, B9, B8,

C9, C8, D9,

D8, E9, E1,

D2, D1, C2,

C1, B2, B1, A2

DQ0 ~

DQ15

I/O

Data Input/Output:Multiplexed data input/output pin

A9, E7, J9, A1, VDD/VSS

E3, J1

SUPPLY

Power supply for internal circuits

Power supply for output buffers

A7, B3, C7,

D3, A3, B7,

C3, D7

VDDQ/

VSSQ

No connection

Rev. 0.2 / June. 2003

1 234 5 6 7...23

下载PDF

与HY5Y5A6DF-PF相关器件

型号	品牌	描述	获取价格	数据表
HY5Y5A6DFP-HF	HYNIX	DRAM	获取价格
HY5Y5A6DF-SF	HYNIX	Synchronous DRAM, 16MX16, 7ns, CMOS, PBGA54	获取价格
HY5Y5A6DLF-HF	HYNIX	Synchronous DRAM, 16MX16, 5.4ns, CMOS, PBGA54, 0.80 MM PITCH, FBGA-54	获取价格
HY5Y5A6DLF-PF	HYNIX	Synchronous DRAM, 16MX16, 7ns, CMOS, PBGA54	获取价格
HY5Y5A6DLFP-HF	HYNIX	Synchronous DRAM, 16MX16, 5.4ns, CMOS, PBGA54, 0.80 MM PITCH, LEAD FREE, FBGA-54	获取价格
HY5Y5A6DLF-SF	HYNIX	Synchronous DRAM, 16MX16, 7ns, CMOS, PBGA54	获取价格