FM25VN02-G

更新时间： 2024-01-10 11:51:05

品牌	Logo	应用领域
铁电 - RAMTRON		存储内存集成电路静态存储器光电二极管
页数	文件大小	规格书
17页	338K
描述
256Kb Serial 3V F-RAM Memory

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

FM25VN02-G 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	SOIC
包装说明：	SOP, SOP8,.25	针数：	8
Reach Compliance Code：	unknown	HTS代码：	8542.32.00.71
风险等级：	5.32	Is Samacsys：	N
JESD-30 代码：	R-PDSO-G8	JESD-609代码：	e3
长度：	4.9 mm	内存密度：	262144 bit
内存集成电路类型：	MEMORY CIRCUIT	内存宽度：	8
湿度敏感等级：	1	功能数量：	1
端子数量：	8	字数：	32768 words
字数代码：	32000	工作模式：	SYNCHRONOUS
最高工作温度：	85 °C	最低工作温度：	-40 °C
组织：	32KX8	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装等效代码：	SOP8,.25
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
峰值回流温度（摄氏度）：	260	电源：	3.3 V
认证状态：	Not Qualified	座面最大高度：	1.75 mm
最大待机电流：	0.00015 A	子类别：	SRAMs
最大压摆率：	0.0025 mA	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	2 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	MATTE TIN
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	3.9 mm	Base Number Matches：	1

FM25VN02-G 数据手册

FM25V02 - 256Kb SPI FRAM

Instruction Decode

Clock Generator

Control Logic

HOLD

Write Protect

4096 x 64

FRAM Array

Instruction Register

Address Register

Counter

Data I/O Register

Nonvolatile Status

Figure 1. Block Diagram

Pin Descriptions

Pin Name

I/O

Description

Input

Chip Select: This active-low input activates the device. When high, the device enters

low-power standby mode, ignores other inputs, and all outputs are tri-stated. When

low, the device internally activates the C signal. A falling edge on /S must occur prior

to every op-code.

Input

Serial Clock: All I/O activity is synchronized to the serial clock. Inputs are latched on

the rising edge and outputs occur on the falling edge. Since the device is static, the

clock frequency may be any value between 0 and 40 MHz and may be interrupted at

any time.

/HOLD

Hold: The /HOLD pin is used when the host CPU must interrupt a memory operation

for another task. When /HOLD is low, the current operation is suspended. The device

ignores any transition on C or /S. All transitions on /HOLD must occur while C is low.

This pin has a weak internal pull-up (see R_INspec, pg 11). However, if it is not used,

the /HOLD pin should be tied to V_DD

Input

Write Protect: This active-low pin prevents write operations to the Status Register

only. A complete explanation of write protection is provided on pages 6 and 7. If not

used, the /W pin should be tied to V_DD

Serial Input: All data is input to the device on this pin. The pin is sampled on the

rising edge of C and is ignored at other times. It should always be driven to a valid

logic level to meet I_DDspecifications.

* D may be connected to Q for a single pin data interface.

Serial Output: This is the data output pin. It is driven during a read and remains tri-

stated at all other times including when /HOLD is low. Data transitions are driven on

the falling edge of the serial clock.

Output

* Q may be connected to D for a single pin data interface.

Power Supply

Ground

VDD

VSS

Supply

Rev. 2.0

May 2010

Page 2 of 17

123 4 5 6 7...17

下载PDF

与FM25VN02-G相关器件

型号	品牌	描述	获取价格	数据表
FM25VN02-GTR	RAMTRON	256Kb Serial 3V F-RAM Memory	获取价格
FM25VN05-G	RAMTRON	512Kb Serial 3V F-RAM Memory	获取价格
FM25VN05-G	CYPRESS	512Kb Serial 3V F-RAM Memory	获取价格
FM25VN05-GTR	CYPRESS	512Kb Serial 3V F-RAM Memory	获取价格
FM25VN05-GTR	RAMTRON	512Kb Serial 3V F-RAM Memory	获取价格
FM25VN10-G	CYPRESS	1Mb Serial 3V F-RAM Memory	获取价格

与FM25VN02-G相关文章

STM32H743技术深度剖析与应用案例探索
2024-05-30

15
LM321中文资料解析：引脚功能介绍、技术特点、技术特性分析
2024-05-30

15
74HC14芯片资料介绍：性能特性分析、引脚介绍
2024-05-30

13
LM1875芯片手册：功放参数分析、引脚说明、电路设计要点
2024-05-30

10

产品中心

服务支持

精选活动

关于我们

帮助中心

FM25VN02-G

FM25VN02-G 技术参数

FM25VN02-G 数据手册

与FM25VN02-G相关器件

与FM25VN02-G相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

FM25VN02-G

FM25VN02-G 技术参数

FM25VN02-G 数据手册

与FM25VN02-G相关器件

与FM25VN02-G相关文章

您还可以找

您在本页遇到什么问题？