Datasheet > 存储 > DRAM> EDJ5308BASE-DJ-E

EDJ5308BASE-DJ-E

更新时间： 2024-11-28 12:20:55

品牌	Logo	应用领域
尔必达 - ELPIDA		动态存储器双倍数据速率
页数	文件大小	规格书
130页	1562K
描述
512M bits DDR3 SDRAM

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

EDJ5308BASE-DJ-E 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	BGA	包装说明：	TFBGA, BGA78,9X13,32
针数：	78	Reach Compliance Code：	unknown
ECCN代码：	EAR99	HTS代码：	8542.32.00.28
风险等级：	5.84	访问模式：	MULTI BANK PAGE BURST
最长访问时间：	0.225 ns	其他特性：	AUTO/SELF REFRESH
I/O 类型：	COMMON	交错的突发长度：	4,8
JESD-30 代码：	R-PBGA-B78	JESD-609代码：	e1
长度：	10.8 mm	内存密度：	536870912 bit
内存集成电路类型：	DDR DRAM	内存宽度：	8
功能数量：	1	端口数量：	1
端子数量：	78	字数：	67108864 words
字数代码：	64000000	工作模式：	SYNCHRONOUS
最高工作温度：	85 °C	最低工作温度：
组织：	64MX8	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TFBGA
封装等效代码：	BGA78,9X13,32	封装形状：	RECTANGULAR
封装形式：	GRID ARRAY, THIN PROFILE, FINE PITCH	峰值回流温度（摄氏度）：	NOT SPECIFIED
电源：	1.5 V	认证状态：	Not Qualified
刷新周期：	8192	座面最大高度：	1.2 mm
自我刷新：	YES	连续突发长度：	4,8
子类别：	DRAMs	最大供电电压 (Vsup)：	1.575 V
最小供电电压 (Vsup)：	1.425 V	标称供电电压 (Vsup)：	1.5 V
表面贴装：	YES	技术：	CMOS
温度等级：	OTHER	端子形式：	BALL
端子节距：	0.8 mm	端子位置：	BOTTOM
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	9.8 mm
Base Number Matches：	1

EDJ5308BASE-DJ-E 数据手册

PRELIMINARY DATA SHEET

512M bits DDR3 SDRAM

EDJ5304BASE (128M words × 4 bits)

EDJ5308BASE (64M words × 8 bits)

EDJ5316BASE (32M words × 16 bits)

Features

Specifications

• Density: 512M bits

• Organization

⎯ 16M words × 4 bits × 8 banks (EDJ5304BASE)

⎯ 8M words × 8 bits × 8 banks (EDJ5308BASE)

⎯ 4M words × 16 bits × 8 banks (EDJ5316BASE)

• Package

• Double-data-rate architecture; two data transfers per

clock cycle

• The high-speed data transfer is realized by the 8 bits

prefetch pipelined architecture

• Bi-directional differential data strobe (DQS and /DQS)

is transmitted/received with data for capturing data at

the receiver

⎯ 78-ball FBGA (EDJ5304/5308BASE)

⎯ 96-ball FBGA (EDJ5316BASE)

⎯ Lead-free (RoHS compliant)

• Power supply: VDD, VDDQ = 1.5V 0.075V

• Data rate

⎯ 1333Mbps/1066Mbps/800Mbps (max.)

• 1KB page size (EDJ5304/5308BASE)

⎯ Row address: A0 to A12

• DQS is edge-aligned with data for READs; center-

aligned with data for WRITEs

• Differential clock inputs (CK and /CK)

• DLL aligns DQ and DQS transitions with CK

transitions

• Commands entered on each positive CK edge; data

and data mask referenced to both edges of DQS

• Data mask (DM) for write data

• Posted /CAS by programmable additive latency for

better command and data bus efficiency

⎯ Column address: A0 to A9, A11 (EDJ5304BASE)

A0 to A9 (EDJ5308BASE)

• On-Die Termination (ODT) for better signal quality

⎯ Synchronous ODT

⎯ Dynamic ODT

⎯ Asynchronous ODT

• Multi Purpose Register (MPR) for temperature read

out

• 2KB page size (EDJ5316BASE)

⎯ Row address: A0 to A11

⎯ Column address: A0 to A9

• Eight internal banks for concurrent operation

• Interface: SSTL_15

• Burst lengths (BL): 8 and 4 with Burst Chop (BC)

• Burst type (BT):

⎯ Sequential (8, 4 with BC)

• ZQ calibration for DQ drive and ODT

• Programmable Partial Array Self-Refresh (PASR)

• /RESET pin for Power-up sequence and reset

function

⎯ Interleave (8, 4 with BC)

• /CAS Latency (CL): 5, 6, 7, 8, 9, 10

• /CAS Write Latency (CWL): 5, 6, 7, 8

• Precharge: auto precharge option for each burst

access

• SRT range:

⎯ Normal/extended

⎯ Auto/manual self-refresh

• Programmable Output driver impedance control

• Driver strength: RZQ/7, RZQ/6 (RZQ = 240Ω)

• Refresh: auto-refresh, self-refresh

• Refresh cycles

⎯ Average refresh period

7.8μs at 0°C ≤ TC ≤ +85°C

3.9μs at +85°C < TC ≤ +95°C

• Operating case temperature range

⎯ TC = 0°C to +95°C

^{Document No. E0966E60 (Ver. 6.0)}This product became EOL in September, 2010.

Date Published July 2007 (K) Japan

Printed in Japan

URL: http://www.elpida.com

12 3 4 5 6 7...130

中文翻译

下载PDF

与EDJ5308BASE-DJ-E相关器件

型号	品牌	获取价格	描述	数据表
EDJ5308BBBG-AE-F	ELPIDA	获取价格	DDR DRAM, 64MX8, 20ns, CMOS, PBGA78, ROHS COMPLIANT, FBGA-78
EDJ5308BBBG-DG-F	ELPIDA	获取价格	DDR DRAM, 64MX8, 20ns, CMOS, PBGA78, ROHS COMPLIANT, FBGA-78
EDJ5308BBBG-DJ-F	ELPIDA	获取价格	DDR DRAM, 64MX8, 20ns, CMOS, PBGA78, ROHS COMPLIANT, FBGA-78
EDJ5316AASE-AC-E	ELPIDA	获取价格	DDR DRAM, 32MX16, CMOS, PBGA96, ROHS COMPLIANT, MICRO, BGA-96
EDJ5316AASE-AE-E	ELPIDA	获取价格	DDR DRAM, 32MX16, CMOS, PBGA96, ROHS COMPLIANT, MICRO, BGA-96
EDJ5316AASE-DG-E	ELPIDA	获取价格	DDR DRAM, 32MX16, CMOS, PBGA96, ROHS COMPLIANT, MICRO, BGA-96
EDJ5316AASE-DJ-E	ELPIDA	获取价格	DDR DRAM, 32MX16, CMOS, PBGA96, ROHS COMPLIANT, MICRO, BGA-96
EDJ5316BASE-8A-E	ELPIDA	获取价格	512M bits DDR3 SDRAM
EDJ5316BASE-8C-E	ELPIDA	获取价格	512M bits DDR3 SDRAM
EDJ5316BASE-AC-E	ELPIDA	获取价格	512M bits DDR3 SDRAM

与EDJ5308BASE-DJ-E相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

48
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

38
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

66
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

62

产品中心

服务支持

精选活动

关于我们

帮助中心

EDJ5308BASE-DJ-E

EDJ5308BASE-DJ-E 技术参数

EDJ5308BASE-DJ-E 数据手册

与EDJ5308BASE-DJ-E相关器件

与EDJ5308BASE-DJ-E相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

EDJ5308BASE-DJ-E

EDJ5308BASE-DJ-E 技术参数

EDJ5308BASE-DJ-E 数据手册

与EDJ5308BASE-DJ-E相关器件

与EDJ5308BASE-DJ-E相关文章

您还可以找

您在本页遇到什么问题？