Datasheet > 存储 > DRAM> EDE1104AASE-6C-E

EDE1104AASE-6C-E

更新时间： 2024-09-18 13:07:35

品牌	Logo	应用领域
尔必达 - ELPIDA		内存集成电路动态存储器双倍数据速率时钟
页数	文件大小	规格书
65页	670K
描述
DDR DRAM, 256MX4, CMOS, PBGA68, LEAD FREE, FBGA-68

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

EDE1104AASE-6C-E 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	BGA	包装说明：	TFBGA, BGA68,9X19,32
针数：	68	Reach Compliance Code：	unknown
ECCN代码：	EAR99	HTS代码：	8542.32.00.32
风险等级：	5.84	访问模式：	MULTI BANK PAGE BURST
其他特性：	AUTO/SELF REFRESH	I/O 类型：	COMMON
交错的突发长度：	4,8	JESD-30 代码：	R-PBGA-B68
JESD-609代码：	e1	长度：	20.7 mm
内存密度：	1073741824 bit	内存集成电路类型：	DDR DRAM
内存宽度：	4	功能数量：	1
端口数量：	1	端子数量：	68
字数：	268435456 words	字数代码：	256000000
工作模式：	SYNCHRONOUS	最高工作温度：	85 °C
最低工作温度：		组织：	256MX4
输出特性：	3-STATE	封装主体材料：	PLASTIC/EPOXY
封装代码：	TFBGA	封装等效代码：	BGA68,9X19,32
封装形状：	RECTANGULAR	封装形式：	GRID ARRAY, THIN PROFILE, FINE PITCH
峰值回流温度（摄氏度）：	260	电源：	1.8 V
认证状态：	Not Qualified	刷新周期：	8192
座面最大高度：	1.13 mm	自我刷新：	YES
连续突发长度：	4,8	子类别：	DRAMs
最大供电电压 (Vsup)：	1.9 V	最小供电电压 (Vsup)：	1.7 V
标称供电电压 (Vsup)：	1.8 V	表面贴装：	YES
技术：	CMOS	温度等级：	OTHER
端子面层：	Tin/Silver/Copper (Sn/Ag/Cu)	端子形式：	BALL
端子节距：	0.8 mm	端子位置：	BOTTOM
处于峰值回流温度下的最长时间：	50	宽度：	10.2 mm
Base Number Matches：	1

EDE1104AASE-6C-E 数据手册

DATA SHEET

1G bits DDR2 SDRAM

EDE1104AASE (256M words × 4 bits)

EDE1108AASE (128M words × 8 bits)

Features

Description

The EDE1104AASE is a 1G bits DDR2 SDRAM

• Power supply: VDD, VDDQ = 1.8V ± 0.1V

organized as 33,554,432 words × 4 bits × 8 banks.

• Double-data-rate architecture: two data transfers per

clock cycle

The EDE1108AASE is a 1G bits DDR2 SDRAM

organized as 16,777,216 words × 8 bits × 8 banks.

They are packaged in 68-ball FBGA (µBGA^) package.

• Bi-directional, differential data strobe (DQS and

/DQS) is transmitted/received with data, to be used in

capturing data at the receiver

• DQS is edge aligned with data for READs: center-

aligned with data for WRITEs

• Differential clock inputs (CK and /CK)

• DLL aligns DQ and DQS transitions with CK

transitions

• Commands entered on each positive CK edge: data

and data mask referenced to both edges of DQS

• 8 internal banks for concurrent operation

• Data mask (DM) for write data

• Burst lengths: 4, 8

• /CAS Latency (CL): 3, 4, 5

• Auto precharge operation for each burst access

• Auto refresh and self refresh modes

• Average refresh period

7.8µs at 0°C ≤ TC ≤ +85°C

3.9µs at +85°C < TC ≤ +95°C

• SSTL_18 compatible I/O

• Posted CAS by programmable additive latency for

better command and data bus efficiency

• Off-Chip-Driver Impedance Adjustment and On-Die-

Termination for better signal quality

• Programmable RDQS, /RDQS output for making × 8

organization compatible to × 4 organization

• /DQS, (/RDQS) can be disabled for single-ended

Data Strobe operation.

• FBGA (µBGA) package with lead free solder

(Sn-Ag-Cu)

Document No. E0404E20 (Ver. 2.0)

Date Published April 2005 (K) Japan

Printed in Japan

URL: http://www.elpida.com

Elpida Memory, Inc. 2003-2005

12 3 4 5 6 7...65

中文翻译

下载PDF

与EDE1104AASE-6C-E相关器件

型号	品牌	获取价格	描述	数据表
EDE1104AASE-6E-E	ELPIDA	获取价格	1G bits DDR2 SDRAM organized as 33,554,432 words x 8 banks.
EDE1104ABSE	ELPIDA	获取价格	1G bits DDR2 SDRAM
EDE1104ABSE-4A-E	ELPIDA	获取价格	1G bits DDR2 SDRAM
EDE1104ABSE-5C-E	ELPIDA	获取价格	1G bits DDR2 SDRAM
EDE1104ABSE-6C-E	ELPIDA	获取价格	1G bits DDR2 SDRAM
EDE1104ABSE-6E-E	ELPIDA	获取价格	1G bits DDR2 SDRAM
EDE1104ABSE-8E-E	ELPIDA	获取价格	1G bits DDR2 SDRAM
EDE1104ACBG	ELPIDA	获取价格	1G bits DDR2 SDRAM
EDE1104ACBG-5C-E	ELPIDA	获取价格	1G bits DDR2 SDRAM
EDE1104ACBG-6E-E	ELPIDA	获取价格	1G bits DDR2 SDRAM

与EDE1104AASE-6C-E相关文章

摩尔斯微电子在美国约书亚树国家公园测试 Wi-Fi HaLow
2024-09-18

21
贸泽上架Tallysman TW5386智能GNSS天线
2024-09-18

18
SL74HC10N：高性能三输入与非门解析
2024-09-03

95
AIC1781A 电池充电控制器深度解析
2024-09-03

86

产品中心

服务支持

精选活动

关于我们

帮助中心

EDE1104AASE-6C-E

EDE1104AASE-6C-E 技术参数

EDE1104AASE-6C-E 数据手册

与EDE1104AASE-6C-E相关器件

与EDE1104AASE-6C-E相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

EDE1104AASE-6C-E

EDE1104AASE-6C-E 技术参数

EDE1104AASE-6C-E 数据手册

与EDE1104AASE-6C-E相关器件

与EDE1104AASE-6C-E相关文章

您还可以找

您在本页遇到什么问题？