5秒后页面跳转
| 是否Rohs认证： | 不符合 | 生命周期： | Obsolete |
| 包装说明： | DIP, DIP14,.3 | Reach Compliance Code： | unknown |
| 风险等级： | 5.92 | JESD-30 代码： | R-PDIP-T14 |
| JESD-609代码： | e0 | 逻辑集成电路类型： | AND GATE |
| 最大I（ol）： | 0.02 A | 端子数量： | 14 |
| 最高工作温度： | 70 °C | 最低工作温度： | |
| 输出特性： | OPEN-COLLECTOR | 封装主体材料： | PLASTIC/EPOXY |
| 封装代码： | DIP | 封装等效代码： | DIP14,.3 |
| 封装形状： | RECTANGULAR | 封装形式： | IN-LINE |
| 电源： | 5 V | 最大电源电流（ICC）： | 57 mA |
| Prop。Delay @ Nom-Sup： | 18 ns | 施密特触发器： | NO |
| 子类别： | Gates | 标称供电电压 (Vsup)： | 5 V |
| 表面贴装： | NO | 技术： | TTL |
| 温度等级： | COMMERCIAL | 端子面层： | Tin/Lead (Sn/Pb) |
| 端子形式： | THROUGH-HOLE | 端子节距： | 2.54 mm |
| 端子位置： | DUAL | Base Number Matches： | 1 |
| 型号 | 品牌 | 获取价格 | 描述 | 数据表 |
| DM74S09N/B+ | ETC |
获取价格 |
Quad 2-input AND Gate |
|
| DM74S10 | FAIRCHILD |
获取价格 |
Triple 3-Input NAND Gate |
|
| DM74S109N | TI |
获取价格 |
S SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, PDIP16, PLA |
|
| DM74S10J | ETC |
获取价格 |
Triple 3-input NAND Gate |
|
| DM74S10J/A+ | ETC |
获取价格 |
Triple 3-input NAND Gate |
|
| DM74S10N | ETC |
获取价格 |
Triple 3-input NAND Gate |
|
| DM74S10N/A+ | ETC |
获取价格 |
Triple 3-input NAND Gate |
|
| DM74S10N/B+ | ETC |
获取价格 |
Triple 3-input NAND Gate |
|
| DM74S11 | FAIRCHILD |
获取价格 |
Triple 3-Input AND Gate |
|
| DM74S112 | FAIRCHILD |
获取价格 |
Dual Negative-Edge-Triggered Master-Slave J-K Flip-Flop with Preset, Clear, and Complement |
|
解析光耦仿真器：升级光耦合器技术的必要性
英伟达新一代Blackwell GPU过热问题致交付延迟
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
工作时间：9:00-21:00
CEO邮箱：ceo@jiepei.com
投诉邮箱：tousu@jiepei.com
微信公众号
抖音公众号
浙公网安备 33010502006866号 浙ICP备10014259号-119
营业执照ICP证
技术参数
数据手册
如果您发现信息不准确，
