DM74LS73AM

更新时间： 2024-11-27 23:00:43

品牌	Logo	应用领域
飞兆/仙童 - FAIRCHILD		/
页数	文件大小	规格书
5页	56K
描述
Dual Negative-Edge-Triggered Master-Slave J-K Flip-Flops with Clear and Complementary Outputs

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

DM74LS73AM 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	SOIC	包装说明：	SOP, SOP14,.25
针数：	14	Reach Compliance Code：	unknown
HTS代码：	8542.39.00.01	风险等级：	5.23
系列：	LS	JESD-30 代码：	R-PDSO-G14
JESD-609代码：	e0	长度：	8.65 mm
逻辑集成电路类型：	J-K FLIP-FLOP	最大频率@ Nom-Sup：	25000000 Hz
最大I（ol）：	0.008 A	位数：	2
功能数量：	2	端子数量：	14
最高工作温度：	70 °C	最低工作温度：
输出极性：	COMPLEMENTARY	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装等效代码：	SOP14,.25
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	5 V
最大电源电流（ICC）：	6 mA	传播延迟（tpd）：	28 ns
认证状态：	Not Qualified	座面最大高度：	1.75 mm
子类别：	FF/Latches	最大供电电压 (Vsup)：	5.25 V
最小供电电压 (Vsup)：	4.75 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	TTL
温度等级：	COMMERCIAL	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
触发器类型：	NEGATIVE EDGE	宽度：	3.9 mm
最小 fmax：	30 MHz	Base Number Matches：	1

DM74LS73AM 数据手册

August 1986

Revised March 2000

DM74LS73A

Dual Negative-Edge-Triggered Master-Slave

J-K Flip-Flops with Clear and Complementary Outputs

General Description

This device contains two independent negative-edge-trig-

gered J-K flip-flops with complementary outputs. The J and

K data is processed by the flip-flops on the falling edge of

the clock pulse. The clock triggering occurs at a voltage

level and is not directly related to the transition time of the

negative going edge of the clock pulse. The data on the J

and K inputs is allowed to change while the clock is HIGH

or LOW without affecting the outputs as long as setup and

hold times are not violated. A low logic level on the clear

input will reset the outputs regardless of the levels of the

other inputs.

Ordering Code:

Order Number Package Number

Package Description

DM74LS73AM

DM74LS73AN

M14A

N14A

14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 Narrow

14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide

Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.

Connection Diagram

Function Table

Inputs

CLK

Outputs

CLR

↓

Q₀

Toggle

Q₀

H = HIGH Logic Level

L = LOW Logic Level

X = Either LOW or HIGH Logic Level

↓ = Negative going edge of pulse.

= The output logic level before the indicated input conditions were

established.

Toggle = Each output changes to the complement of its previous level on

each falling edge of the clock pulse.

DS006372

www.fairchildsemi.com

12 3 4 5

中文翻译

下载PDF

与DM74LS73AM相关器件

型号	品牌	获取价格	描述	数据表
DM74LS73AMX	FAIRCHILD	获取价格	J-K-Type Flip-Flop
DM74LS73AN	NSC	获取价格	DUAL NEGATIVE-EDGE-TRIGGERED MASTER-SLAVE J-K FLIP-FLOPS WITH CLEAR AND COMPLEMENTARY OUTP
DM74LS73AN	FAIRCHILD	获取价格	Dual Negative-Edge-Triggered Master-Slave J-K Flip-Flops with Clear and Complementary Outp
DM74LS73AN/A+	ETC	获取价格	J-K-Type Flip-Flop
DM74LS73AN/B+	ETC	获取价格	J-K-Type Flip-Flop
DM74LS73AW	NSC	获取价格	Dual Negative-Edge-Triggered Master-Slave J-K Flip-Flops with Clear and Complementary Outp
DM74LS73J	TI	获取价格	IC,FLIP-FLOP,DUAL,J/K TYPE,LS-TTL,DIP,14PIN,CERAMIC
DM74LS73J/A+	ETC	获取价格	J-K-Type Flip-Flop
DM74LS73N	TI	获取价格	IC,FLIP-FLOP,DUAL,J/K TYPE,LS-TTL,DIP,14PIN,PLASTIC
DM74LS73N/A+	ETC	获取价格	J-K-Type Flip-Flop

与DM74LS73AM相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

48
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

38
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

66
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

62

产品中心

服务支持

精选活动

关于我们

帮助中心

DM74LS73AM

DM74LS73AM 技术参数

DM74LS73AM 数据手册

与DM74LS73AM相关器件

与DM74LS73AM相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

DM74LS73AM

DM74LS73AM 技术参数

DM74LS73AM 数据手册

与DM74LS73AM相关器件

与DM74LS73AM相关文章

您还可以找

您在本页遇到什么问题？