DM74LS74AN

更新时间： 2024-11-24 23:00:43

品牌	Logo	应用领域
飞兆/仙童 - FAIRCHILD		触发器锁存器逻辑集成电路光电二极管
页数	文件大小	规格书
6页	70K
描述
Dual Positive-Edge-Triggered D Flip-Flops with Preset, Clear and Complementary Outputs

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

DM74LS74AN 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	DIP	包装说明：	0.300 INCH, PLASTIC, MS-001, DIP-14
针数：	14	Reach Compliance Code：	unknown
HTS代码：	8542.39.00.01	风险等级：	5.67
Is Samacsys：	N	系列：	LS
JESD-30 代码：	R-PDIP-T14	JESD-609代码：	e0
长度：	19.18 mm	逻辑集成电路类型：	D FLIP-FLOP
最大频率@ Nom-Sup：	20000000 Hz	最大I（ol）：	0.008 A
位数：	1	功能数量：	2
端子数量：	14	最高工作温度：	70 °C
最低工作温度：		输出极性：	COMPLEMENTARY
封装主体材料：	PLASTIC/EPOXY	封装代码：	DIP
封装等效代码：	DIP14,.3	封装形状：	RECTANGULAR
封装形式：	IN-LINE	峰值回流温度（摄氏度）：	NOT SPECIFIED
电源：	5 V	最大电源电流（ICC）：	8 mA
传播延迟（tpd）：	35 ns	认证状态：	Not Qualified
座面最大高度：	5.08 mm	子类别：	FF/Latches
最大供电电压 (Vsup)：	5.25 V	最小供电电压 (Vsup)：	4.75 V
标称供电电压 (Vsup)：	5 V	表面贴装：	NO
技术：	TTL	温度等级：	COMMERCIAL
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	THROUGH-HOLE
端子节距：	2.54 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	触发器类型：	POSITIVE EDGE
宽度：	7.62 mm	最小 fmax：	25 MHz
Base Number Matches：	1

DM74LS74AN 数据手册

August 1986

Revised March 2000

DM74LS74A

Dual Positive-Edge-Triggered D Flip-Flops with

Preset, Clear and Complementary Outputs

General Description

This device contains two independent positive-edge-trig-

gered D flip-flops with complementary outputs. The infor-

mation on the D input is accepted by the flip-flops on the

positive going edge of the clock pulse. The triggering

occurs at a voltage level and is not directly related to the

transition time of the rising edge of the clock. The data on

the D input may be changed while the clock is LOW or

HIGH without affecting the outputs as long as the data

setup and hold times are not violated. A low logic level on

the preset or clear inputs will set or reset the outputs

regardless of the logic levels of the other inputs.

Ordering Code:

Order Number Package Number

Package Description

DM74LS74AM

DM74LS85ASJ

DM74LS74AN

M14A

M14D

N14A

14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 Narrow

14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide

14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide

Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.

Connection Diagram

Function Table

Inputs

Outputs

CLR

CLK

H (Note 1) H (Note 1)

↑

Q₀

H = HIGH Logic Level

X = Either LOW or HIGH Logic Level

L = LOW Logic Level

↑ = Positive-going Transition

= The output logic level of Q before the indicated input conditions were

established.

Note 1: This configuration is nonstable; that is, it will not persist when either

the preset and/or clear inputs return to their inactive (HIGH) level.

DS006373

www.fairchildsemi.com

12 3 4 5 6

中文翻译

下载PDF

DM74LS74AN 替代型号

型号	品牌	替代类型	描述	数据表
SN74LS74AN	TI	功能相似	DUAL D-TYPE POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH PRESET AND CLEAR
SN74LS74ANE4	TI	功能相似	DUAL D-TYPE POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH PRESET AND CLEAR

与DM74LS74AN相关器件

型号	品牌	获取价格	描述	数据表
DM74LS74AN/A+	ETC	获取价格	Dual D-Type Flip-Flop
DM74LS74AN/B+	ETC	获取价格	Dual D-Type Flip-Flop
DM74LS74ASJ	FAIRCHILD	获取价格	Dual D-Type Flip-Flop
DM74LS74ASJX	FAIRCHILD	获取价格	Dual D-Type Flip-Flop
DM74LS74J	NSC	获取价格	IC,FLIP-FLOP,DUAL,D TYPE,LS-TTL,DIP,14PIN,CERAMIC
DM74LS74J/A+	ETC	获取价格	Dual D-Type Flip-Flop
DM74LS74N/A+	ETC	获取价格	Dual D-Type Flip-Flop
DM74LS74N/B+	ETC	获取价格	Dual D-Type Flip-Flop
DM74LS74W	NSC	获取价格	IC,FLIP-FLOP,DUAL,D TYPE,LS-TTL,FP,14PIN,CERAMIC
DM74LS75	FAIRCHILD	获取价格	Quad Latch

与DM74LS74AN相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

42
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

33
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

61
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

57

产品中心

服务支持

精选活动

关于我们

帮助中心

DM74LS74AN

DM74LS74AN 技术参数

DM74LS74AN 数据手册

DM74LS74AN 替代型号

与DM74LS74AN相关器件

与DM74LS74AN相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

DM74LS74AN

DM74LS74AN 技术参数

DM74LS74AN 数据手册

DM74LS74AN 替代型号

与DM74LS74AN相关器件

与DM74LS74AN相关文章

您还可以找

您在本页遇到什么问题？