CY7B992-5JC

更新时间： 2024-11-16 23:16:27

品牌	Logo	应用领域
赛普拉斯 - CYPRESS		时钟驱动器逻辑集成电路
页数	文件大小	规格书
15页	290K
描述
Programmable Skew Clock Buffer

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

CY7B992-5JC 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	QFJ
包装说明：	QCCJ, LDCC32,.5X.6	针数：	32
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
Factory Lead Time：	1 week	风险等级：	5.47
Is Samacsys：	N	系列：	7B
输入调节：	STANDARD	JESD-30 代码：	R-PQCC-J32
JESD-609代码：	e0	长度：	13.97 mm
逻辑集成电路类型：	PLL BASED CLOCK DRIVER	最大I（ol）：	0.046 A
湿度敏感等级：	3	功能数量：	1
反相输出次数：		端子数量：	32
实输出次数：	4	最高工作温度：	70 °C
最低工作温度：		封装主体材料：	PLASTIC/EPOXY
封装代码：	QCCJ	封装等效代码：	LDCC32,.5X.6
封装形状：	RECTANGULAR	封装形式：	CHIP CARRIER
峰值回流温度（摄氏度）：	225	电源：	5 V
Prop。Delay @ Nom-Sup：	0.5 ns	传播延迟（tpd）：	0.5 ns
认证状态：	Not Qualified	Same Edge Skew-Max（tskwd）：	0.5 ns
座面最大高度：	3.556 mm	子类别：	Clock Drivers
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
温度等级：	COMMERCIAL	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	J BEND	端子节距：	1.27 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
宽度：	11.43 mm	最小 fmax：	80 MHz
Base Number Matches：	1

CY7B992-5JC 数据手册

CY7B991

CY7B992

Programmable Skew Clock Buffer

functions. These multiple-output clock drivers provide the sys-

tem integrator with functions necessary to optimize the timing

of high-performance computer systems. Eight individual driv-

ers, arranged as four pairs of user-controllable outputs, can

each drive terminated transmission lines with impedances as

low as 50Ω while delivering minimal and specified output skews

and full-swing logic levels (CY7B991 TTL or CY7B992 CMOS).

Features

• All output pair skew <100 ps typical (250 max.)

• 3.75- to 80-MHz output operation

• User-selectable output functions

— Selectable skew to 18 ns

— Inverted and non-inverted

— Operation at ¹⁄₂and ¹⁄₄input frequency

Each output can be hardwired to one of nine delay or function

configurations. Delay increments of 0.7 to 1.5 ns are deter-

mined by the operating frequency with outputs able to skew up

to ±6 time units from their nominal “zero” skew position. The com-

pletely integrated PLL allows external load and transmission line

delay effects to be canceled. When this “zero delay”capability of the

PSCB is combined with the selectable output skew functions, the

user can create output-to-output delays of up to ±12 time units.

— Operation at 2x and 4x input frequency (input as low

as 3.75 MHz)

• Zero input to output delay

• 50% duty-cycle outputs

• Outputs drive 50Ω terminated lines

• Low operating current

• 32-pin PLCC/LCC package

Divide-by-two and divide-by-four output functions are provided

for additional flexibility in designing complex clock systems.

When combined with the internal PLL, these divide functions

allow distribution of a low-frequency clock that can be multi-

plied by two or four at the clock destination. This facility mini-

mizes clock distribution difficulty while allowing maximum sys-

tem clock speed and flexibility.

• Jitter < 200 ps peak-to-peak (< 25 ps RMS)

• Compatible with a Pentium™-based processor

Functional Description

The CY7B991 and CY7B992 Programmable Skew Clock Buff-

ers (PSCB) offer user-selectable control over system clock

Logic Block Diagram

Pin Configuration

TEST

PLCC/LCC

PHASE

FREQ

DET

VCO AND

TIME UNIT

GENERATOR

FILTER

REF

32 31 30

2F0

GND

1F1

1F0

3F1

4F0

4Q0

4Q1

4F0

4F1

SELECT

INPUTS

(THREE

LEVEL)

CCQ

CY7B991

CY7B992

CCN

SKEW

SELECT

MATRIX

CCN

3Q0

3Q1

3F0

3F1

4Q1

1Q0

1Q1

GND

4Q0

GND

2Q0

2Q1

2F0

2F1

14 15 16 17 18 19 20

1Q0

1Q1

1F0

1F1

7B991–2

7B991–1

Pentium is a trademark of Intel Corporation.

Cypress Semiconductor Corporation

•

3901 North First Street

•

San Jose

•

CA 95134

•

408-943-2600

Document #: 38-07138 Rev. **

Revised September 26, 2001

12 3 4 5 6 7...15

中文翻译

下载PDF

CY7B992-5JC 替代型号

型号	品牌	替代类型	描述	数据表
CY7B992-5JXI	CYPRESS	完全替代	Programmable Skew Clock Buffer
CY7B992-5JCT	CYPRESS	完全替代	Programmable Skew Clock Buffer
CY7B992-5JXIT	CYPRESS	完全替代	Programmable Skew Clock Buffer

与CY7B992-5JC相关器件

型号	品牌	获取价格	描述	数据表
CY7B992-5JCT	CYPRESS	获取价格	Programmable Skew Clock Buffer
CY7B992-5JI	CYPRESS	获取价格	Programmable Skew Clock Buffer
CY7B992-5JI[27]	CYPRESS	获取价格	Programmable Skew Clock Buffer
CY7B992-5JIT	CYPRESS	获取价格	Programmable Skew Clock Buffer
CY7B992-5JXI	CYPRESS	获取价格	Programmable Skew Clock Buffer
CY7B992-5JXIT	CYPRESS	获取价格	Programmable Skew Clock Buffer
CY7B992-5LC	ROCHESTER	获取价格	Low Skew Clock Driver
CY7B992-7	CYPRESS	获取价格	Programmable Skew Clock Buffer
CY7B992-7JC	CYPRESS	获取价格	Programmable Skew Clock Buffer
CY7B992-7JCT	CYPRESS	获取价格	Programmable Skew Clock Buffer

与CY7B992-5JC相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

16
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

9
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

39
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

32

产品中心

服务支持

精选活动

关于我们

帮助中心

CY7B992-5JC

CY7B992-5JC 技术参数

CY7B992-5JC 数据手册

CY7B992-5JC 替代型号

与CY7B992-5JC相关器件

与CY7B992-5JC相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

CY7B992-5JC

CY7B992-5JC 技术参数

CY7B992-5JC 数据手册

CY7B992-5JC 替代型号

与CY7B992-5JC相关器件

与CY7B992-5JC相关文章

您还可以找

您在本页遇到什么问题？