CY7B992-5JXIT

更新时间： 2024-09-30 03:46:31

品牌	Logo	应用领域
赛普拉斯 - CYPRESS		时钟驱动器逻辑集成电路
页数	文件大小	规格书
19页	517K
描述
Programmable Skew Clock Buffer

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

CY7B992-5JXIT 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	QFJ
包装说明：	LCC-32	针数：	32
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.31.00.01	风险等级：	5.53
系列：	7B	输入调节：	STANDARD
JESD-30 代码：	R-PQCC-J32	JESD-609代码：	e3
长度：	13.97 mm	逻辑集成电路类型：	PLL BASED CLOCK DRIVER
最大I（ol）：	0.046 A	湿度敏感等级：	3
功能数量：	4	反相输出次数：
端子数量：	32	实输出次数：	4
最高工作温度：	85 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	QCCJ
封装等效代码：	LDCC32,.5X.6	封装形状：	RECTANGULAR
封装形式：	CHIP CARRIER	峰值回流温度（摄氏度）：	260
电源：	5 V	Prop。Delay @ Nom-Sup：	0.7 ns
传播延迟（tpd）：	0.5 ns	认证状态：	Not Qualified
Same Edge Skew-Max（tskwd）：	1.5 ns	座面最大高度：	3.556 mm
子类别：	Clock Drivers	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	4.5 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	温度等级：	INDUSTRIAL
端子面层：	Matte Tin (Sn)	端子形式：	J BEND
端子节距：	1.27 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	20	宽度：	11.43 mm
最小 fmax：	80 MHz	Base Number Matches：	1

CY7B992-5JXIT 数据手册

CY7B991

CY7B992

Programmable Skew Clock Buffer

Features

Functional Description

■ All output pair skew <100 ps typical (250 maximum)

■ 3.75 to 80 MHz output operation

The CY7B991 and CY7B992 Programmable Skew Clock Buffers

(PSCB) offer user selectable control over system clock functions.

These multiple output clock drivers provide the system integrator

with functions necessary to optimize the timing of high perfor-

mance computer systems. Each of the eight individual drivers,

arranged in four pairs of user controllable outputs, can drive

terminated transmission lines with impedances as low as 50Ω.

They can deliver minimal and specified output skews and full

swing logic levels (CY7B991 TTL or CY7B992 CMOS).

■ User selectable output functions

❐ Selectable skew to 18 ns

❐ Inverted and non-inverted

❐ Operation at 1⁄2 and 1⁄4 input frequency

❐ Operation at 2x and 4x input frequency (input as low as 3.75

MHz)

Each output is hardwired to one of the nine delay or function

configurations. Delay increments of 0.7 to 1.5 ns are determined

by the operating frequency with outputs that skew up to ±6 time

units from their nominal “zero” skew position. The completely

integrated PLL allows cancellation of external load and trans-

mission line delay effects. When this “zero delay” capability of the

PSCB is combined with the selectable output skew functions,

you can create output-to-output delays of up to ±12 time units.

■ Zero input to output delay

■ 50% duty cycle outputs

■ Outputs drive 50Ω terminated lines

■ Low operating current

■ 32-pin PLCC/LCC package

■ Jitter < 200 ps peak-to-peak (< 25 ps RMS)

Divide-by-two and divide-by-four output functions are provided

for additional flexibility in designing complex clock systems.

When combined with the internal PLL, these divide functions

enable distribution of a low frequency clock that are multiplied by

two or four at the clock destination. This facility minimizes clock

distribution difficulty, allowing maximum system clock speed and

flexibility.

Logic Block Diagram

TEST

PHASE

FREQ

DET

VCO AND

TIME UNIT

GENERATOR

FILTER

REF

4Q0

4Q1

4F0

4F1

SELECT

INPUTS

(THREE

LEVEL)

SKEW

3Q0

3F0

3F1

3Q1

SELECT

2Q0

2F0

2F1

MATRIX

2Q1

1Q0

1Q1

1F0

1F1

Cypress Semiconductor Corporation

Document Number: 38-07138 Rev. *B

•

198 Champion Court

•

San Jose, CA 95134-1709

•

408-943-2600

Revised June 22, 2007

12 3 4 5 6 7...19

中文翻译

下载PDF

CY7B992-5JXIT 替代型号

型号	品牌	替代类型	描述	数据表
CY7B992-5JCT	CYPRESS	完全替代	Programmable Skew Clock Buffer
CY7B992-5JC	CYPRESS	完全替代	Programmable Skew Clock Buffer
CY7B992-5JXI	CYPRESS	类似代替	Programmable Skew Clock Buffer

与CY7B992-5JXIT相关器件

型号	品牌	获取价格	描述	数据表
CY7B992-5LC	ROCHESTER	获取价格	Low Skew Clock Driver
CY7B992-7	CYPRESS	获取价格	Programmable Skew Clock Buffer
CY7B992-7JC	CYPRESS	获取价格	Programmable Skew Clock Buffer
CY7B992-7JCT	CYPRESS	获取价格	Programmable Skew Clock Buffer
CY7B992-7JI	CYPRESS	获取价格	Programmable Skew Clock Buffer
CY7B992-7LC	ETC	获取价格	Eight Distributed-Output Clock Driver
CY7B992-7LI	ETC	获取价格	Eight Distributed-Output Clock Driver
CY7B992-7LMB	CYPRESS	获取价格	Programmable Skew Clock Buffer
CY7B992-7LMB[27]	CYPRESS	获取价格	Programmable Skew Clock Buffer
CY7B9930V	CYPRESS	获取价格	High-Speed Multi-Frequency PLL Clock Buffer

与CY7B992-5JXIT相关文章

塔塔电子与力积电达成技术转让协议，携手建设印度首座晶圆厂
2024-09-29

29
英特尔震撼发布：128核心256线程的至强6性能核处理器
2024-09-29

24
SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

25
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

35

产品中心

服务支持

精选活动

关于我们

帮助中心

CY7B992-5JXIT

CY7B992-5JXIT 技术参数

CY7B992-5JXIT 数据手册

CY7B992-5JXIT 替代型号

与CY7B992-5JXIT相关器件

与CY7B992-5JXIT相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

CY7B992-5JXIT

CY7B992-5JXIT 技术参数

CY7B992-5JXIT 数据手册

CY7B992-5JXIT 替代型号

与CY7B992-5JXIT相关器件

与CY7B992-5JXIT相关文章

您还可以找

您在本页遇到什么问题？