5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 时钟驱动器> CY2SSTV857ZXI-27T
CY2SSTV857ZXI-27T PDF预览

CY2SSTV857ZXI-27T

更新时间： 2024-11-19 03:07:19
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 时钟驱动器逻辑集成电路电视光电二极管双倍数据速率PC
页数 文件大小 规格书
9页 151K
描述
Differential Clock Buffer/Driver DDR333/PC2700-Compliant

阅读下载

中文翻译

获取价格

CY2SSTV857ZXI-27T 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Transferred零件包装代码：TSSOP
包装说明：TSSOP,针数：48
Reach Compliance Code：compliantHTS代码：8542.39.00.01
风险等级：5.1Is Samacsys：N
系列：SSTV输入调节：DIFFERENTIAL
JESD-30 代码：R-PDSO-G48JESD-609代码：e4
长度：12.4965 mm逻辑集成电路类型：PLL BASED CLOCK DRIVER
湿度敏感等级：1功能数量：1
反相输出次数：端子数量：48
实输出次数：10最高工作温度：85 °C
最低工作温度：-40 °C输出特性：3-STATE
封装主体材料：PLASTIC/EPOXY封装代码：TSSOP
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：260传播延迟（tpd）：7.5 ns
认证状态：Not QualifiedSame Edge Skew-Max（tskwd）：0.1 ns
座面最大高度：1.1 mm最大供电电压 (Vsup)：2.63 V
最小供电电压 (Vsup)：2.38 V标称供电电压 (Vsup)：2.5 V
表面贴装：YES温度等级：INDUSTRIAL
端子面层：NICKEL PALLADIUM GOLD端子形式：GULL WING
端子节距：0.5 mm端子位置：DUAL
处于峰值回流温度下的最长时间：20宽度：6.096 mm
最小 fmax：200 MHzBase Number Matches：1

CY2SSTV857ZXI-27T 数据手册

 浏览型号CY2SSTV857ZXI-27T的Datasheet PDF文件第2页浏览型号CY2SSTV857ZXI-27T的Datasheet PDF文件第3页浏览型号CY2SSTV857ZXI-27T的Datasheet PDF文件第4页浏览型号CY2SSTV857ZXI-27T的Datasheet PDF文件第5页浏览型号CY2SSTV857ZXI-27T的Datasheet PDF文件第6页浏览型号CY2SSTV857ZXI-27T的Datasheet PDF文件第7页 
CY2SSTV857-27  
Differential Clock Buffer/Driver  
DDR333/PC2700-Compliant  
Description  
Features  
• Operating frequency: 60 MHz to 200 MHz  
• Supports 266, 333-MHz DDR SDRAM  
• 10 differential outputs from 1 differential input  
• Spread-Spectrum-compatible  
• Low jitter (cycle-to-cycle): < 75  
• Very low skew: < 100 ps  
• Power management control input  
• High-impedance outputs when input clock < 10 MHz  
• 2.5V operation  
The CY2SSTV857-27 is a high-performance, low-skew,  
low-jitter zero-delay buffer designed to distribute differential  
clocks in high-speed applications. The CY2SSTV857-27  
generates ten differential pair clock outputs from one differ-  
ential pair clock input. In addition, the CY2SSTV857-27  
features differential feedback clock outputs and inputs. This  
allows the CY2SSTV857-27 to be used as a zero-delay buffer.  
When used as a zero-delay buffer in nested clock trees, the  
CY2SSTV857-27 locks onto the input reference and translates  
with near-zero delay to low-skew outputs.  
• Pin-compatible with CDC857-2 and -3  
• 48-pin TSSOP package  
• Industrial temp. of –40° to +85°C  
• Conforms to JEDEC DDR specification  
Block Diagram  
Pin Configuration  
3
2
Y0  
V S S  
Y 0 #  
Y 0  
V D D Q  
Y 1  
Y 1 #  
V S S  
V S S  
Y 2 #  
1
2
3
4
5
6
7
8
4 8  
4 7  
4 6  
4 5  
4 4  
4 3  
4 2  
4 1  
4 0  
3 9  
3 8  
3 7  
3 6  
3 5  
3 4  
3 3  
3 2  
3 1  
3 0  
2 9  
2 8  
2 7  
2 6  
2 5  
V S S  
Y 5 #  
Y 5  
V D D Q  
Y 6  
Y 6 #  
V S S  
V S S  
Y 7 #  
Y0#  
5
6
Y1  
Y1#  
Y2  
Y2#  
37  
T est and  
PD#  
Powerdown  
10  
9
16  
Logic  
AVDD  
20  
19  
Y3  
Y3#  
Y4  
Y4#  
22  
23  
9
Y 2  
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
20  
21  
22  
23  
24  
Y 7  
46  
47  
V D D Q  
V D D Q  
C L K  
C LK #  
V D D Q  
A V D D  
A V S S  
V S S  
Y 3 #  
Y 3  
V D D Q  
Y 4  
Y 4 #  
V S S  
V D D Q  
P D #  
F B IN  
F B IN #  
V D D Q  
F B O U T #  
F B O U T  
V S S  
Y 8 #  
Y 8  
V D D Q  
Y 9  
Y 9 #  
V S S  
Y5  
Y5#  
Y6  
Y6#  
44  
43  
13  
14  
CLK  
39  
40  
Y7  
Y7#  
Y8  
Y8#  
CLK#  
PLL  
29  
30  
36  
35  
FBIN  
FBIN#  
27  
26  
Y9  
Y9#  
32  
33  
FBO UT  
FBO UT #  
Cypress Semiconductor Corporation  
•
3901 North First Street  
•
San Jose, CA 95134  
•
408-943-2600  
Document #: 38-07464 Rev. *G  
Revised January 25, 2005  
1234567...9

中文翻译

下载PDF

与CY2SSTV857ZXI-27T相关器件

型号 品牌 获取价格 描述 数据表
CY2SSTV857ZXI-32 CYPRESS

获取价格

 		Differential Clock Buffer/Driver DDR400/PC3200-Compliant
CY2SSTV857ZXI-32 SILICON

获取价格

 		PLL Based Clock Driver, SSTV Series, 10 True Output(s), 0 Inverted Output(s), PDSO48, 0.24
CY2SSTV857ZXI-32 SPECTRALINEAR

获取价格

 		Differential Clock Buffer/Driver DDR400/PC3200-Compliant
CY2SSTV857ZXI-32T SPECTRALINEAR

获取价格

 		Differential Clock Buffer/Driver DDR400/PC3200-Compliant
CY2SSTV857ZXI-32T CYPRESS

获取价格

 		Differential Clock Buffer/Driver DDR400/PC3200-Compliant
CY2SSTV857ZXI-32T SILICON

获取价格

 		PLL Based Clock Driver, S Series, 9 True Output(s), 0 Inverted Output(s), PDSO48, 0.240 IN
CY2V014FLXCT CYPRESS

获取价格

 		Clock Generator, 690MHz, CMOS, CDSO6, 3.20 X 5 MM, LEAD FREE, CERAMIC, LCC-6
CY2V014FLXIT CYPRESS

获取价格

 		Clock Generator, 690MHz, CMOS, CDSO6, 3.20 X 5 MM, LEAD FREE, CERAMIC, LCC-6
CY2V014LXCXXXT CYPRESS

获取价格

 		Clock Generator, 690MHz, CMOS, CDSO6, 3.20 X 5 MM, LEAD FREE, CERAMIC, LCC-6
CY2V014LXIXXXT CYPRESS

获取价格

 		Clock Generator, 690MHz, CMOS, CDSO6, 3.20 X 5 MM, LEAD FREE, CERAMIC, LCC-6

与CY2SSTV857ZXI-27T相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证