5秒后页面跳转
捷配首页

Datasheet > CY2SSTV857ZXI-32
CY2SSTV857ZXI-32 PDF预览

CY2SSTV857ZXI-32

更新时间： 2024-11-19 20:30:47
品牌 Logo 应用领域
芯科 - SILICON 驱动光电二极管逻辑集成电路电视
页数 文件大小 规格书
8页 90K
描述
PLL Based Clock Driver, SSTV Series, 10 True Output(s), 0 Inverted Output(s), PDSO48, 0.240 INCH, LEAD FREE, MO-153, TSSOP2-48

阅读下载

中文翻译

获取价格

CY2SSTV857ZXI-32 技术参数

是否Rohs认证： 符合生命周期：Obsolete
零件包装代码：TSSOP包装说明：TSOP2,
针数：48Reach Compliance Code：unknown
HTS代码：8542.39.00.01风险等级：5.61
系列：SSTV输入调节：DIFFERENTIAL
JESD-30 代码：R-PDSO-G48长度：12.4965 mm
逻辑集成电路类型：PLL BASED CLOCK DRIVER功能数量：1
反相输出次数：端子数量：48
实输出次数：10最高工作温度：85 °C
最低工作温度：-40 °C输出特性：3-STATE
封装主体材料：PLASTIC/EPOXY封装代码：TSOP2
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, THIN PROFILE
峰值回流温度（摄氏度）：NOT SPECIFIED传播延迟（tpd）：7.5 ns
认证状态：Not QualifiedSame Edge Skew-Max（tskwd）：0.1 ns
座面最大高度：1.1 mm最大供电电压 (Vsup)：2.625 V
最小供电电压 (Vsup)：2.375 V标称供电电压 (Vsup)：2.5 V
表面贴装：YES温度等级：INDUSTRIAL
端子形式：GULL WING端子节距：0.5 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：6.096 mmBase Number Matches：1

CY2SSTV857ZXI-32 数据手册

 浏览型号CY2SSTV857ZXI-32的Datasheet PDF文件第2页浏览型号CY2SSTV857ZXI-32的Datasheet PDF文件第3页浏览型号CY2SSTV857ZXI-32的Datasheet PDF文件第4页浏览型号CY2SSTV857ZXI-32的Datasheet PDF文件第5页浏览型号CY2SSTV857ZXI-32的Datasheet PDF文件第6页浏览型号CY2SSTV857ZXI-32的Datasheet PDF文件第7页 
CY2SSTV857-32  
Differential Clock Buffer/Driver DDR400/PC3200-Compliant  
Features  
Description  
• Operating frequency: 60 MHz to 230 MHz  
• Supports 400 MHz DDR SDRAM  
The CY2SSTV857-32 is a high-performance, low-skew,  
low-jitter zero-delay buffer designed to distribute differential  
clocks in high-speed applications. The CY2SSTV857-32  
generates ten differential pair clock outputs from one differ-  
ential pair clock input. In addition, the CY2SSTV857-32  
features differential feedback clock outpts and inputs. This  
allows the CY2SSTV857-32 to be used as a zero delay buffer.  
• 10 differential outputs from one differential input  
• Spread-Spectrum-compatible  
• Low jitter (cycle-to-cycle): < 75  
• Very low skew: < 100 ps  
When used as a zero delay buffer in nested clock trees, the  
CY2SSTV857-32 locks onto the input reference and translates  
with near-zero delay to low-skew outputs.  
• Power management control input  
• High-impedance outputs when input clock < 20 MHz  
• 2.6V operation  
• Pin-compatible with CDC857-2 and -3  
• 48-pin TSSOP and 40 QFN package  
• Industrial temperature of –40°C to 85°C  
• Conforms to JEDEC DDR specification  
Block Diagram  
Pin Configuration  
VSS  
Y0#  
1
48  
47  
46  
45  
44  
43  
42  
41  
40  
39  
38  
37  
36  
35  
34  
33  
32  
31  
30  
29  
28  
27  
26  
25  
VSS  
Y5#  
3
Y0  
2
2
Y0#  
Y0  
3
Y5  
5
6
Y1  
Y1#  
PD 37  
Test and  
Powerdown  
Logic  
VDDQ  
Y1  
4
VDDQ  
Y6  
5
10  
9
AVDD 16  
Y2  
Y2#  
Y1#  
6
Y6#  
VSS  
VSS  
Y2#  
7
VSS  
VSS  
Y7#  
20  
19  
Y3  
Y3#  
8
9
22  
23  
Y4  
Y4#  
Y2  
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
20  
21  
22  
23  
24  
Y7  
VDDQ  
VDDQ  
CLK  
CLK#  
VDDQ  
AVDD  
AVSS  
VSS  
Y3#  
VDDQ  
PD#  
FBIN  
FBIN#  
VDDQ  
FBOUT#  
FBOUT  
VSS  
Y8#  
46  
47  
Y5  
Y5#  
44  
43  
Y6  
Y6#  
13  
14  
CLK  
CLK#  
39  
40  
Y7  
Y7#  
PLL  
29  
30  
36  
35  
Y8  
Y8#  
FBIN  
FBIN#  
Y3  
Y8  
27  
26  
Y9  
Y9#  
VDDQ  
Y4  
VDDQ  
Y9  
32  
33  
Y4#  
Y9#  
FBOUT  
FBOUT#  
VSS  
VSS  
.......................... Document #: 38-07557 Rev. *E Page 1 of 8  
400 West Cesar Chavez, Austin, TX 78701 1+(512) 416-8500 1+(512) 416-9669  
www.silabs.com  
12345678

中文翻译

下载PDF

与CY2SSTV857ZXI-32相关器件

型号 品牌 获取价格 描述 数据表
CY2SSTV857ZXI-32T SPECTRALINEAR

获取价格

 		Differential Clock Buffer/Driver DDR400/PC3200-Compliant
CY2SSTV857ZXI-32T CYPRESS

获取价格

 		Differential Clock Buffer/Driver DDR400/PC3200-Compliant
CY2SSTV857ZXI-32T SILICON

获取价格

 		PLL Based Clock Driver, S Series, 9 True Output(s), 0 Inverted Output(s), PDSO48, 0.240 IN
CY2V014FLXCT CYPRESS

获取价格

 		Clock Generator, 690MHz, CMOS, CDSO6, 3.20 X 5 MM, LEAD FREE, CERAMIC, LCC-6
CY2V014FLXIT CYPRESS

获取价格

 		Clock Generator, 690MHz, CMOS, CDSO6, 3.20 X 5 MM, LEAD FREE, CERAMIC, LCC-6
CY2V014LXCXXXT CYPRESS

获取价格

 		Clock Generator, 690MHz, CMOS, CDSO6, 3.20 X 5 MM, LEAD FREE, CERAMIC, LCC-6
CY2V014LXIXXXT CYPRESS

获取价格

 		Clock Generator, 690MHz, CMOS, CDSO6, 3.20 X 5 MM, LEAD FREE, CERAMIC, LCC-6
CY2V995 CYPRESS

获取价格

 		S2.5/3.3V 200-MHz Multi-Output Zero Delay Buffer
CY2V9950 CYPRESS

获取价格

 		2.5/3.3V 200-MHz Multi-Output Zero Delay Buffer
CY2V9950AC CYPRESS

获取价格

 		2.5/3.3V 200-MHz Multi-Output Zero Delay Buffer

与CY2SSTV857ZXI-32相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证