CY2DP814ZXIT

更新时间： 2024-10-01 04:13:19

品牌	Logo	应用领域
赛普拉斯 - CYPRESS		时钟驱动器逻辑集成电路光电二极管
页数	文件大小	规格书
8页	159K
描述
ComLink⑩ Series

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

CY2DP814ZXIT 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	TSSOP	包装说明：	TSSOP, TSSOP16,.25
针数：	16	Reach Compliance Code：	unknown
HTS代码：	8542.39.00.01	风险等级：	5.43
系列：	2DP	输入调节：	DIFFERENTIAL
JESD-30 代码：	R-PDSO-G16	JESD-609代码：	e3
长度：	5 mm	逻辑集成电路类型：	LOW SKEW CLOCK DRIVER
湿度敏感等级：	3	功能数量：	1
反相输出次数：		端子数量：	16
实输出次数：	4	最高工作温度：	85 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装等效代码：	TSSOP16,.25
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：	260	电源：	3.3 V
Prop。Delay @ Nom-Sup：	5 ns	传播延迟（tpd）：	5 ns
认证状态：	Not Qualified	Same Edge Skew-Max（tskwd）：	0.2 ns
座面最大高度：	1.1 mm	子类别：	Clock Drivers
最大供电电压 (Vsup)：	3.465 V	最小供电电压 (Vsup)：	3.135 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Matte Tin (Sn)	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	20	宽度：	4.4 mm
Base Number Matches：	1

CY2DP814ZXIT 数据手册

ComLink™ Series

CY2DP814

1:4 Clock Fanout Buffer

Features

Description

• Low-voltage operation

The Cypress CY2 series of network circuits are produced

using advanced 0.35-micron CMOS technology, achieving the

industry’s fastest logic.

• V_DD= 3.3V

• 1:4 fanout

The Cypress CY2DP814 fanout buffer features a single LVDS-

or a single LVPECL-compatible input and four LVPECL output

pairs.

• Single-input configurable for LVDS, LVPECL, or LVTTL

• Four differential pairs of LVPECL outputs

• Drives 50-ohm load

Designed for data communications clock management appli-

cations, the fanout from a single input reduces loading on the

input clock.

• Low input capacitance

• <4 ns typical propagation delay

• 85 ps typical output-to-output skew

• Industrial versions available

• Available in TSSOP package

The CY2DP814 is ideal for both level translations from

single-ended to LVPECL and/or for the distribution of

LVDS-based clock signals. The Cypress CY2DP814 has

configurable input between logic families. The input can be

selectable for an LVPECL/LVTTL or LVDS signal, while the

output drivers support LVPECL capable of driving 50-ohm

lines.

Pin Configuration

Block Diagram

EN1 1

EN2 8

EN1

CONFIG

VDD

Q1A

Q1B

Q2A

Q2B

16 Q1A

15 Q1B

VDD

14 Q2A

13 Q2B

IN+ 6

GND

IN+

Q3A

Q3B

IN-

Q4A

Q4B

LVDS /

12 Q3A

11 Q3B

LVPECL /

LVTTL

EN2

CONFIG 2

16 pin TSSOP / SOIC

10 Q4A

9 Q4B

OUTPUT

LVPECL

Cypress Semiconductor Corporation

Document #: 38-07060 Rev. *D

•

198 Champion Court

•

San Jose, CA 95134-1709

•

408-943-2600

Revised October 24, 2005

12 3 4 5 6 7 8

中文翻译

下载PDF

CY2DP814ZXIT 替代型号

型号	品牌	替代类型	描述	数据表
CY2DP814ZXI	CYPRESS	完全替代	ComLink⑩ Series
CY2DP814ZXCT	CYPRESS	完全替代	ComLink⑩ Series
CY2DP814ZXC	CYPRESS	完全替代	ComLink⑩ Series

与CY2DP814ZXIT相关器件

型号	品牌	获取价格	描述	数据表
CY2DP818	CYPRESS	获取价格	1:8 Clock Fanout Buffer
CY2DP818_12	CYPRESS	获取价格	1:8 Clock Fanout Buffer
CY2DP818-2	CYPRESS	获取价格	1:8 Clock Fanout Buffer
CY2DP818-2_08	CYPRESS	获取价格	1:8 Clock Fanout Buffer
CY2DP818ZC	CYPRESS	获取价格	1:8 Clock Fanout Buffer
CY2DP818ZC-2	CYPRESS	获取价格	1:8 Clock Fanout Buffer
CY2DP818ZC-2T	CYPRESS	获取价格	1:8 Clock Fanout Buffer
CY2DP818ZCT	CYPRESS	获取价格	1:8 Clock Fanout Buffer
CY2DP818ZI	CYPRESS	获取价格	1:8 Clock Fanout Buffer
CY2DP818ZI-2	CYPRESS	获取价格	1:8 Clock Fanout Buffer

与CY2DP814ZXIT相关文章

塔塔电子与力积电达成技术转让协议，携手建设印度首座晶圆厂
2024-09-29

34
英特尔震撼发布：128核心256线程的至强6性能核处理器
2024-09-29

27
SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

27
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

38

产品中心

服务支持

精选活动

关于我们

帮助中心

CY2DP814ZXIT

CY2DP814ZXIT 技术参数

CY2DP814ZXIT 数据手册

CY2DP814ZXIT 替代型号

与CY2DP814ZXIT相关器件

与CY2DP814ZXIT相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

CY2DP814ZXIT

CY2DP814ZXIT 技术参数

CY2DP814ZXIT 数据手册

CY2DP814ZXIT 替代型号

与CY2DP814ZXIT相关器件

与CY2DP814ZXIT相关文章

您还可以找

您在本页遇到什么问题？