Datasheet > CY2DL15110AZI

CY2DL15110AZI

更新时间： 2024-10-01 12:23:47

品牌	Logo	应用领域
赛普拉斯 - CYPRESS		时钟
页数	文件大小	规格书
13页	430K
描述
1:10 Differential LVDS Fanout Buffer with Selectable Clock Input

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

CY2DL15110AZI 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
包装说明：	TQFP, TQFP32,.35SQ,32	Reach Compliance Code：	compliant
ECCN代码：	EAR99	HTS代码：	8542.31.00.01
风险等级：	5.81	其他特性：	CAN ALSO OPERATE AT 3.3V NOMINAL VOLTAGE
系列：	2DL	输入调节：	DIFFERENTIAL MUX
JESD-30 代码：	S-PQFP-G32	长度：	7 mm
逻辑集成电路类型：	LOW SKEW CLOCK DRIVER	功能数量：	1
反相输出次数：		端子数量：	32
实输出次数：	20	最高工作温度：	85 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	TQFP	封装等效代码：	TQFP32,.35SQ,32
封装形状：	SQUARE	封装形式：	FLATPACK, THIN PROFILE
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	2.5/3.3 V
Prop。Delay @ Nom-Sup：	0.6 ns	传播延迟（tpd）：	0.6 ns
认证状态：	Not Qualified	Same Edge Skew-Max（tskwd）：	0.04 ns
座面最大高度：	1.2 mm	子类别：	Clock Drivers
最大供电电压 (Vsup)：	2.625 V	最小供电电压 (Vsup)：	2.375 V
标称供电电压 (Vsup)：	2.5 V	表面贴装：	YES
温度等级：	INDUSTRIAL	端子形式：	GULL WING
端子节距：	0.8 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	7 mm
最小 fmax：	1500 MHz	Base Number Matches：	1

CY2DL15110AZI 数据手册

CY2DL15110

1:10 Differential LVDS Fanout Buffer with

Selectable Clock Input

1:10 Differential LVDS Fanout Buffer with Selectable Clock Input

Features

Functional Description

■ Select one of two low-voltage differential signal (LVDS) input

pairs to distribute to 10 LVDS output pairs

The CY2DL15110 is an ultra-low noise, low skew, low

propagation delay 1:10 LVDS fanout buffer targeted to meet the

requirements of high speed clock distribution applications. The

CY2DL15110 can select between two separate LVDS input clock

pairs using the IN_SEL pin. The output enable function allows

the outputs to be asynchronously driven to a high-impedance

state. The device has a fully differential internal architecture that

is optimized to achieve low additive jitter and low skew at

operating frequencies of up to 1.5 GHz.

■ 40-ps maximum output-to-output skew

■ 600-ps maximum propagation delay

■ 0.11-ps maximum additive RMS phase jitter at 156.25 MHz

(12-kHz to 20-MHz offset)

■ Up to 1.5-GHz operation

■ Asynchronous output enable function

■ 32-pin thin quad flat pack (TQFP) package

■ 2.5-V or 3.3-V operating voltage ^[1]

■ Commercial and industrial operating temperature range

Logic Block Diagram

V_DD

Q0#

Q1#

V_DD

V_SS

Q2#

IN0

IN0#

Q3#

IN1

IN1#

Q4#

IN_SEL

Q5#

R_P

Q6#

V_BB

V_DD

R_P

Q7#

Q8#

Q9#

Note

1. Input AC-coupling capacitors are required for voltage-translation applications.

Cypress Semiconductor Corporation

Document Number: 001-69398 Rev. *C

•

198 Champion Court

•

San Jose, CA 95134-1709

•

408-943-2600

Revised March 12, 2012

12 3 4 5 6 7...13

中文翻译

下载PDF

与CY2DL15110AZI相关器件

型号	品牌	获取价格	描述	数据表
CY2DL15110AZIT	CYPRESS	获取价格	1:10 Differential LVDS Fanout Buffer with Selectable Clock Input
CY2DL814	CYPRESS	获取价格	1:4 Clock Fanout Buffer
CY2DL814_05	CYPRESS	获取价格	ComLink⑩ Series
CY2DL814SC	CYPRESS	获取价格	1:4 Clock Fanout Buffer
CY2DL814SCT	CYPRESS	获取价格	1:4 Clock Fanout Buffer
CY2DL814SI	CYPRESS	获取价格	1:4 Clock Fanout Buffer
CY2DL814SIT	CYPRESS	获取价格	1:4 Clock Fanout Buffer
CY2DL814SXC	CYPRESS	获取价格	ComLink⑩ Series
CY2DL814SXCT	CYPRESS	获取价格	ComLink⑩ Series
CY2DL814SXI	CYPRESS	获取价格	ComLink⑩ Series

与CY2DL15110AZI相关文章

塔塔电子与力积电达成技术转让协议，携手建设印度首座晶圆厂
2024-09-29

31
英特尔震撼发布：128核心256线程的至强6性能核处理器
2024-09-29

27
SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

26
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

37

产品中心

服务支持

精选活动

关于我们

帮助中心

CY2DL15110AZI

CY2DL15110AZI 技术参数

CY2DL15110AZI 数据手册

与CY2DL15110AZI相关器件

与CY2DL15110AZI相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

CY2DL15110AZI

CY2DL15110AZI 技术参数

CY2DL15110AZI 数据手册

与CY2DL15110AZI相关器件

与CY2DL15110AZI相关文章

您还可以找

您在本页遇到什么问题？