5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 时钟驱动器> CY2DL818ZIT
CY2DL818ZIT PDF预览

CY2DL818ZIT

更新时间： 2024-10-01 03:12:59
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 时钟
页数 文件大小 规格书
8页 103K
描述
1:8 Clock Fanout Buffer

阅读下载

中文翻译

获取价格

CY2DL818ZIT 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：TSSOP包装说明：4.40 MM, TSSOP-38
针数：38Reach Compliance Code：not_compliant
HTS代码：8542.39.00.01风险等级：5.92
输入调节：DIFFERENTIALJESD-30 代码：R-PDSO-G38
JESD-609代码：e0长度：9.7 mm
逻辑集成电路类型：LOW SKEW CLOCK DRIVER功能数量：1
反相输出次数：端子数量：38
实输出次数：8最高工作温度：85 °C
最低工作温度：-40 °C封装主体材料：PLASTIC/EPOXY
封装代码：TSSOP封装等效代码：TSSOP38,.25,20
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：NOT SPECIFIED电源：3.3 V
认证状态：Not QualifiedSame Edge Skew-Max（tskwd）：0.2 ns
座面最大高度：1.1 mm子类别：Clock Drivers
最大供电电压 (Vsup)：3.465 V最小供电电压 (Vsup)：3.135 V
标称供电电压 (Vsup)：3.3 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子面层：Tin/Lead (Sn/Pb)端子形式：GULL WING
端子节距：0.5 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：4.4 mm

CY2DL818ZIT 数据手册

 浏览型号CY2DL818ZIT的Datasheet PDF文件第2页浏览型号CY2DL818ZIT的Datasheet PDF文件第3页浏览型号CY2DL818ZIT的Datasheet PDF文件第4页浏览型号CY2DL818ZIT的Datasheet PDF文件第5页浏览型号CY2DL818ZIT的Datasheet PDF文件第6页浏览型号CY2DL818ZIT的Datasheet PDF文件第7页 
CY2DL818  
1:8 Clock Fanout Buffer  
Features  
Description  
• Low voltage operation  
• VDD = 3.3V  
• 1:8 fanout  
This Cypress series of network circuits is produced using  
advanced 0.35-micron CMOS technology, achieving the  
industry’s fastest logic.  
The Cypress CY2DL818 fanout buffer features a single LVDS  
or a single-ended LVTTL-compatible input and eight LVDS  
output pairs.  
• Single-input-configurable for LVDS, LVPECL, or LVTTL  
• 8 pair of LVDS Outputs  
• Drives either a 50-ohm or 100-ohm load (selectable)  
• Low input capacitance  
• Low output skew  
• Low propagation delay  
Designed for data communications clock management appli-  
cations, the large fanout from a single input reduces loading  
on the input clock. The Cypress CY2DL818 is ideal for both  
level translations from single-ended to LVDS and/or for the  
distribution of LVDS-based clock signals.  
• Typical (tpd < 4 ns)  
• Packages available include: TSSOP  
• Does not exceed Bellcore 802.3 standards  
• Operation at => 350 MHz – 700 Mbps  
The Cypress CY2DL818 has configurable input and output  
functions. The input can be selectable for LVCMOS/LVTTL,  
LVPECL, or LVDS signals, while the output drivers support  
standard and high-drive LVDS. Drive either a 50-ohm or  
100-ohm line with a single part number/device.  
Pin Configuration  
Block Diagram  
37  
Q1A  
36  
Q1B  
GND  
VDD  
VDD  
VDD  
VDD  
GND  
Q1A  
Q1B  
Q2A  
Q2B  
Q3A  
Q3B  
Q4A  
Q4B  
1
2
3
4
5
6
7
8
38  
37  
36  
35  
34  
33  
32  
31  
30  
29  
28  
27  
26  
25  
24  
23  
22  
21  
20  
35  
Q2A  
34  
Q2B  
InConfig  
CNTRL  
33  
Q3A  
32  
INPUT  
(LVPECL / LVDS / LVTTL)  
Q3B  
VDD  
GND  
9
10  
11  
31  
30  
VDD  
Q5A  
INPUT A  
INPUT B  
Q4A  
10  
INPUT A  
INPUT B  
11  
Q4B  
Q5B  
Q6A  
Q6B  
Q7A  
Q7B  
Q8A  
Q8B  
GND  
GND 12  
VDD  
VDD  
28  
27  
Q5A  
Q5B  
13  
14  
15  
16  
17  
18  
19  
6
InConfig  
VDD  
26  
VDD  
VDD  
Q6A  
Q6B  
25  
GND  
GND  
24  
23  
Q7A  
Q7B  
38 pin TSSOP  
22  
21  
Q8A  
Q8B  
7
CNTRL  
OUTPUT  
(LVDS)  
Cypress Semiconductor Corporation  
•
3901 North First Street  
•
San Jose  
•
CA 95134  
•
408-943-2600  
Document #: 38-07058 Rev. *B  
Revised December 15, 2002  
12345678

中文翻译

下载PDF

与CY2DL818ZIT相关器件

型号 品牌 获取价格 描述 数据表
CY2DM1502 CYPRESS

获取价格

 		1:2 CML / LVPECL Input to CML Output Fanout Buffer
CY2DM1502ZXC CYPRESS

获取价格

 		1:2 CML / LVPECL Input to CML Output Fanout Buffer
CY2DM1502ZXCT CYPRESS

获取价格

 		1:2 CML / LVPECL Input to CML Output Fanout Buffer
CY2DM1502ZXI CYPRESS

获取价格

 		1:2 CML / LVPECL Input to CML Output Fanout Buffer
CY2DM1502ZXIT CYPRESS

获取价格

 		1:2 CML / LVPECL Input to CML Output Fanout Buffer
CY2DP1502 CYPRESS

获取价格

 		1:2 LVPECL Fanout Buffer 20-ps maximum output-to-output skew
CY2DP1502SXC CYPRESS

获取价格

 		1:2 LVPECL Fanout Buffer 20-ps maximum output-to-output skew
CY2DP1502SXCT CYPRESS

获取价格

 		1:2 LVPECL Fanout Buffer 20-ps maximum output-to-output skew
CY2DP1502SXI CYPRESS

获取价格

 		1:2 LVPECL Fanout Buffer 20-ps maximum output-to-output skew
CY2DP1502SXIT CYPRESS

获取价格

 		1:2 LVPECL Fanout Buffer 20-ps maximum output-to-output skew

与CY2DL818ZIT相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证