5秒后页面跳转
CY2DP1502SXCT PDF预览

CY2DP1502SXCT

更新时间: 2024-11-25 12:20:19
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 时钟驱动器逻辑集成电路光电二极管
页数 文件大小 规格书
13页 482K
描述
1:2 LVPECL Fanout Buffer 20-ps maximum output-to-output skew

CY2DP1502SXCT 技术参数

是否无铅: 不含铅是否Rohs认证: 符合
生命周期:Obsolete零件包装代码:SOIC
包装说明:0.150 INCH, LEAD FREE, MS-012, SOIC-8针数:8
Reach Compliance Code:unknownECCN代码:EAR99
HTS代码:8542.31.00.01风险等级:5.73
Is Samacsys:N其他特性:ALSO OPERATES WITH 3.135V TO 3.465V SUPPLY
系列:S输入调节:STANDARD
JESD-30 代码:R-PDSO-G8JESD-609代码:e3
长度:4.889 mm逻辑集成电路类型:LOW SKEW CLOCK DRIVER
湿度敏感等级:1功能数量:1
反相输出次数:2端子数量:8
实输出次数:2最高工作温度:70 °C
最低工作温度:封装主体材料:PLASTIC/EPOXY
封装代码:SOP封装等效代码:SOP8,.25
封装形状:RECTANGULAR封装形式:SMALL OUTLINE
峰值回流温度(摄氏度):260电源:2.5/3.3 V
Prop。Delay @ Nom-Sup:0.48 ns传播延迟(tpd):0.48 ns
认证状态:Not QualifiedSame Edge Skew-Max(tskwd):0.02 ns
座面最大高度:1.727 mm子类别:Clock Drivers
最大供电电压 (Vsup):2.625 V最小供电电压 (Vsup):2.375 V
标称供电电压 (Vsup):2.5 V表面贴装:YES
温度等级:COMMERCIAL端子面层:Matte Tin (Sn)
端子形式:GULL WING端子节距:1.27 mm
端子位置:DUAL处于峰值回流温度下的最长时间:30
宽度:3.8985 mm最小 fmax:1500 MHz
Base Number Matches:1

CY2DP1502SXCT 数据手册

 浏览型号CY2DP1502SXCT的Datasheet PDF文件第2页浏览型号CY2DP1502SXCT的Datasheet PDF文件第3页浏览型号CY2DP1502SXCT的Datasheet PDF文件第4页浏览型号CY2DP1502SXCT的Datasheet PDF文件第5页浏览型号CY2DP1502SXCT的Datasheet PDF文件第6页浏览型号CY2DP1502SXCT的Datasheet PDF文件第7页 
CY2DP1502  
1:2 LVPECL Fanout Buffer  
Features  
Functional Description  
One low-voltage positive emitter-coupled logic (LVPECL) input  
pair distributed to two LVPECL output pairs  
The CY2DP1502 is an ultra-low noise, low-skew,  
low-propagation delay 1:2 LVPECL fanout buffer targeted to  
meet the requirements of high-speed clock distribution  
applications. The device has a fully differential internal  
architecture that is optimized to achieve low additive jitter and  
low skew at operating frequencies of up to 1.5 GHz.  
20-ps maximum output-to-output skew  
480-ps maximum propagation delay  
0.15-ps maximum additive RMS phase jitter at 156.25 MHz  
(12-kHz to 20-MHz offset)  
Up to 1.5-GHz operation  
8-pin small outline integrated circuit (SOIC) or 8-pin thin shrunk  
small outline package (TSSOP) package  
2.5-V or 3.3-V operating voltage[1]  
Commercial and industrial operating temperature range  
Logic Block Diagram  
VDD  
VDD  
VSS  
Q0  
Q0#  
Q1  
IN  
Q1#  
IN#  
Note  
1. Input AC-coupling capacitors are required for voltage-translation applications.  
Cypress Semiconductor Corporation  
Document Number: 001-56308 Rev. *G  
198 Champion Court  
San Jose, CA 95134-1709  
408-943-2600  
Revised April 19, 2011  

CY2DP1502SXCT 替代型号

型号 品牌 替代类型 描述 数据表
CY2DP1502SXIT CYPRESS

完全替代

1:2 LVPECL Fanout Buffer 20-ps maximum output-to-output skew
CY2DP1502SXI CYPRESS

完全替代

1:2 LVPECL Fanout Buffer 20-ps maximum output-to-output skew
CY2DP1502SXC CYPRESS

完全替代

1:2 LVPECL Fanout Buffer 20-ps maximum output-to-output skew

与CY2DP1502SXCT相关器件

型号 品牌 获取价格 描述 数据表
CY2DP1502SXI CYPRESS

获取价格

1:2 LVPECL Fanout Buffer 20-ps maximum output-to-output skew
CY2DP1502SXIT CYPRESS

获取价格

1:2 LVPECL Fanout Buffer 20-ps maximum output-to-output skew
CY2DP1502ZXC CYPRESS

获取价格

1:2 LVPECL Fanout Buffer 20-ps maximum output-to-output skew
CY2DP1502ZXCT CYPRESS

获取价格

1:2 LVPECL Fanout Buffer 20-ps maximum output-to-output skew
CY2DP1502ZXI CYPRESS

获取价格

1:2 LVPECL Fanout Buffer 20-ps maximum output-to-output skew
CY2DP1502ZXIT CYPRESS

获取价格

1:2 LVPECL Fanout Buffer 20-ps maximum output-to-output skew
CY2DP1504 CYPRESS

获取价格

1:4 LVPECL Fanout Buffer with Selectable Clock Input
CY2DP1504ZXC CYPRESS

获取价格

1:4 LVPECL Fanout Buffer with Selectable Clock Input
CY2DP1504ZXCT CYPRESS

获取价格

1:4 LVPECL Fanout Buffer with Selectable Clock Input
CY2DP1504ZXI CYPRESS

获取价格

1:4 LVPECL Fanout Buffer with Selectable Clock Input