CY2DM1502ZXIT

更新时间： 2024-10-01 09:41:51

品牌	Logo	应用领域
赛普拉斯 - CYPRESS		时钟驱动器逻辑集成电路光电二极管
页数	文件大小	规格书
12页	280K
描述
1:2 CML / LVPECL Input to CML Output Fanout Buffer

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

CY2DM1502ZXIT 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	TSSOP	包装说明：	TSSOP-8
针数：	8	Reach Compliance Code：	compliant
ECCN代码：	EAR99	HTS代码：	8542.31.00.01
风险等级：	5.79	Is Samacsys：	N
其他特性：	ALSO OPERATES WITH 3.135V TO 3.465V SUPPLY	系列：	2DL
输入调节：	STANDARD	JESD-30 代码：	R-PDSO-G8
JESD-609代码：	e3	长度：	4.4 mm
逻辑集成电路类型：	LOW SKEW CLOCK DRIVER	湿度敏感等级：	3
功能数量：	1	反相输出次数：	2
端子数量：	8	实输出次数：	2
最高工作温度：	85 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP8,.25	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	峰值回流温度（摄氏度）：	260
电源：	2.5/3.3 V	Prop。Delay @ Nom-Sup：	0.48 ns
传播延迟（tpd）：	0.48 ns	认证状态：	Not Qualified
Same Edge Skew-Max（tskwd）：	0.02 ns	座面最大高度：	1.1 mm
子类别：	Clock Drivers	最大供电电压 (Vsup)：	2.625 V
最小供电电压 (Vsup)：	2.375 V	标称供电电压 (Vsup)：	2.5 V
表面贴装：	YES	温度等级：	INDUSTRIAL
端子面层：	Matte Tin (Sn)	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	20	宽度：	3 mm
最小 fmax：	1500 MHz	Base Number Matches：	1

CY2DM1502ZXIT 数据手册

CY2DM1502

1:2 CML / LVPECL Input to CML Output

Fanout Buffer

Features

Functional Description

■ One current mode logic (CML) or low-voltage positive

emitter-coupled logic (LVPECL) input pair distributed to two

CML output pairs

The CY2DM1502 is an ultra-low noise, low-skew,

low-propagation delay 1:2 CML or LVPECL to CML fanout buffer

targeted to meet the requirements of high-speed clock

distribution applications. The device has a fully differential

internal architecture that is optimized to achieve low additive jitter

and low skew at operating frequencies of up to 1.5 GHz.

■ 20-ps maximum output-to-output skew

■ 480-ps maximum propagation delay

■ 0.15-ps maximum additive RMS phase jitter at 156.25 MHz

(12-kHz to 20-MHz offset)

■ Up to 1.5 GHz operation

■ 8-Pin thin shrunk small outline package (TSSOP) package

■ 2.5-V or 3.3-V operating voltage^[1]

■ Commercial and industrial operating temperature range

Logic Block Diagram

V_DD

V_SS

Q0#

Q1#

IN#

Note

1. Input AC-coupling capacitors are required for voltage-translation applications.

Cypress Semiconductor Corporation

Document Number: 001-56315 Rev. *F

•

198 Champion Court

•

San Jose, CA 95134-1709

•

408-943-2600

Revised February 25, 2011

[+] Feedback

12 3 4 5 6 7...12

中文翻译

下载PDF

CY2DM1502ZXIT 替代型号

型号	品牌	替代类型	描述	数据表
CY2DM1502ZXCT	CYPRESS	完全替代	1:2 CML / LVPECL Input to CML Output Fanout Buffer
CY2DM1502ZXC	CYPRESS	完全替代	1:2 CML / LVPECL Input to CML Output Fanout Buffer

与CY2DM1502ZXIT相关器件

型号	品牌	获取价格	描述	数据表
CY2DP1502	CYPRESS	获取价格	1:2 LVPECL Fanout Buffer 20-ps maximum output-to-output skew
CY2DP1502SXC	CYPRESS	获取价格	1:2 LVPECL Fanout Buffer 20-ps maximum output-to-output skew
CY2DP1502SXCT	CYPRESS	获取价格	1:2 LVPECL Fanout Buffer 20-ps maximum output-to-output skew
CY2DP1502SXI	CYPRESS	获取价格	1:2 LVPECL Fanout Buffer 20-ps maximum output-to-output skew
CY2DP1502SXIT	CYPRESS	获取价格	1:2 LVPECL Fanout Buffer 20-ps maximum output-to-output skew
CY2DP1502ZXC	CYPRESS	获取价格	1:2 LVPECL Fanout Buffer 20-ps maximum output-to-output skew
CY2DP1502ZXCT	CYPRESS	获取价格	1:2 LVPECL Fanout Buffer 20-ps maximum output-to-output skew
CY2DP1502ZXI	CYPRESS	获取价格	1:2 LVPECL Fanout Buffer 20-ps maximum output-to-output skew
CY2DP1502ZXIT	CYPRESS	获取价格	1:2 LVPECL Fanout Buffer 20-ps maximum output-to-output skew
CY2DP1504	CYPRESS	获取价格	1:4 LVPECL Fanout Buffer with Selectable Clock Input

与CY2DM1502ZXIT相关文章

塔塔电子与力积电达成技术转让协议，携手建设印度首座晶圆厂
2024-09-29

31
英特尔震撼发布：128核心256线程的至强6性能核处理器
2024-09-29

27
SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

26
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

37

产品中心

服务支持

精选活动

关于我们

帮助中心

CY2DM1502ZXIT

CY2DM1502ZXIT 技术参数

CY2DM1502ZXIT 数据手册

CY2DM1502ZXIT 替代型号

与CY2DM1502ZXIT相关器件

与CY2DM1502ZXIT相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

CY2DM1502ZXIT

CY2DM1502ZXIT 技术参数

CY2DM1502ZXIT 数据手册

CY2DM1502ZXIT 替代型号

与CY2DM1502ZXIT相关器件

与CY2DM1502ZXIT相关文章

您还可以找

您在本页遇到什么问题？