5秒后页面跳转
捷配首页

Datasheet > CY29773AI
CY29773AI PDF预览

CY29773AI

更新时间： 2024-11-11 22:40:23
品牌 Logo 应用领域
赛普拉斯 - CYPRESS /
页数 文件大小 规格书
12页 103K
描述
2.5V or 3.3V, 200-MHz, 12-Output Zero Delay Buffer

阅读下载

中文翻译

获取价格

CY29773AI 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：QFP包装说明：10 X 10 MM, 1 MM HEIGHT, PLASTIC, TQFP-52
针数：52Reach Compliance Code：not_compliant
HTS代码：8542.39.00.01Factory Lead Time：1 week
风险等级：5.84其他特性：ALSO OPERATES WITH 3.3V SUPPLY
系列：29773输入调节：DIFFERENTIAL MUX
JESD-30 代码：S-PQFP-G52JESD-609代码：e0
长度：10 mm逻辑集成电路类型：PLL BASED CLOCK DRIVER
湿度敏感等级：1功能数量：1
反相输出次数：端子数量：52
实输出次数：12最高工作温度：85 °C
最低工作温度：-40 °C输出特性：3-STATE
封装主体材料：PLASTIC/EPOXY封装代码：TQFP
封装形状：SQUARE封装形式：FLATPACK, THIN PROFILE
峰值回流温度（摄氏度）：235认证状态：Not Qualified
Same Edge Skew-Max（tskwd）：0.15 ns座面最大高度：1.2 mm
最大供电电压 (Vsup)：2.625 V最小供电电压 (Vsup)：2.375 V
标称供电电压 (Vsup)：2.5 V表面贴装：YES
温度等级：INDUSTRIAL端子面层：TIN LEAD
端子形式：GULL WING端子节距：0.65 mm
端子位置：QUAD处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：10 mm最小 fmax：100 MHz
Base Number Matches：1

CY29773AI 数据手册

 浏览型号CY29773AI的Datasheet PDF文件第2页浏览型号CY29773AI的Datasheet PDF文件第3页浏览型号CY29773AI的Datasheet PDF文件第4页浏览型号CY29773AI的Datasheet PDF文件第5页浏览型号CY29773AI的Datasheet PDF文件第6页浏览型号CY29773AI的Datasheet PDF文件第7页 
CY29773  
2.5V or 3.3V, 200-MHz, 12-Output Zero Delay Buffer  
Features  
Description  
• Output frequency range: 8.33 MHz to 200 MHz  
• Input frequency range: 6.25 MHz to 125 MHz  
• 2.5V or 3.3V operation  
The CY29773 is a low-voltage high-performance 200-MHz  
PLL-based zero delay buffer designed for high speed clock  
distribution applications.  
The CY29773 features one LVPECL and two LVCMOS  
reference clock inputs and provides 12 outputs partitioned in  
three banks of four outputs each. Each bank divides the VCO  
output per SEL(A:C) settings (see Table 2. Function Table  
(Configuration Controls)). These dividers allow output-to-input  
ratios of 8:1, 6:1, 5:1, 4:1, 3:1, 8:3, 5:2, 2:1, 5:3, 3:2, 4:3, 5:4,  
1:1, and 5:6. Each LVCMOS-compatible output can drive 50Ω  
series- or parallel-terminated transmission lines. For  
series-terminated transmission lines, each output can drive  
one or two traces, giving the device an effective fanout of 1:24.  
• Split 2.5V/3.3V outputs  
• ±2% max Output duty cycle variation  
• 12 Clock outputs: drive up to 24 clock lines  
• One feedback output  
• Three reference clock inputs: LVPECL or LVCMOS  
• 300-ps max output-output skew  
• Phase-locked loop (PLL) bypass mode  
• Spread Aware™  
• Output enable/disable  
The PLL is ensured stable, given that the VCO is configured  
to run between 200 MHz to 500 MHz. This allows a wide range  
of output frequencies, from 8 MHz to 200 MHz. For normal  
operation, the external feedback input FB_IN is connected to  
the feedback output FB_OUT. The internal VCO is running at  
multiples of the input reference clock set by the feedback  
divider (see Table 1. Frequency Table).  
• Pin-compatible with MPC9773 and MPC973  
• Industrial temperature range: –40°C to +85°C  
• 52-pin 1.0-mm TQFP package  
When PLL_EN is LOW, PLL is bypassed and the reference  
clock directly feeds the output dividers. This mode is fully static  
and the minimum input clock frequency specification does not  
apply.  
Pin Configuration  
Block Diagram  
PECL_CLK  
PECL_CLK#  
VCO_SEL  
PLL_EN  
REF_SEL  
Sync  
D Q  
QA0  
Frz  
0
1
Phase  
Detector  
VCO  
TCLK0  
TCLK1  
0
1
QA1  
QA2  
QA3  
52 51 50 49 48 47 46 45 44 43 42 41 40  
39  
LPF  
TCLK_SEL  
V SS  
AV SS  
MR#/OE  
SCLK  
1
2
FB_IN  
QB0  
38  
37  
36  
35  
34  
33  
32  
31  
30  
29  
28  
27  
Sync  
Frz  
V DDQB  
QB1  
3
D
QB0  
QB1  
Q
SDA TA  
4
V SS  
QB2  
FB_SEL2  
PLL_EN  
5
QB2  
QB3  
6
FB_SEL2  
V DDQB  
QB3  
REF_SEL  
TCLK_SEL  
TCLK0  
7
CY29773  
8
9
FB_IN  
V SS  
MR#/OE  
TCLK1  
10  
11  
12  
13  
Sync  
Frz  
D
Q
QC0  
QC1  
FB_OUT  
V DD  
Power-On  
Reset  
PECL_CLK  
PECL_CLK#  
AV DD  
/4, /6, /8, /12  
/4, /6, /8, /10  
/2, /4, /6, /8  
FB_SEL0  
Sync  
Frz  
2
QC2  
D Q  
SELA(0,1)  
14 15 16 17 18 19 20 21 22 23 24 25 26  
QC3  
2
2
SELB(0,1)  
SELC(0,1)  
0
1
Sync  
Frz  
FB_OUT  
D
Q
/4, /6, /8, /10  
Sync Pulse  
/2  
Sync  
Frz  
2
SYNC  
D Q  
FB_SEL(0,1)  
Data Generator  
SCLK  
Output Disable  
Circuitry  
12  
SDATA  
INV_CLK  
Cypress Semiconductor Corporation  
Document #: 38-07573 Rev. **  
•
3901 North First Street  
•
San Jose, CA 95134  
•
408-943-2600  
Revised August 27, 2003  
1234567...12

中文翻译

下载PDF

与CY29773AI相关器件

型号 品牌 获取价格 描述 数据表
CY29773AIT CYPRESS

获取价格

 		2.5V or 3.3V, 200-MHz, 12-Output Zero Delay Buffer
CY29774 CYPRESS

获取价格

 		2.5V or 3.3V, 125-MHz, 14 Output Zero Delay Buffer
CY29774AI CYPRESS

获取价格

 		2.5V or 3.3V, 125-MHz, 14 Output Zero Delay Buffer
CY29774AIT CYPRESS

获取价格

 		2.5V or 3.3V, 125-MHz, 14 Output Zero Delay Buffer
CY29774AXI ROCHESTER

获取价格

 		PLL Based Clock Driver
CY29775 CYPRESS

获取价格

 		2.5V or 3.3V, 200-MHz, 14 Output Zero Delay Buffer
CY29775AI CYPRESS

获取价格

 		2.5V or 3.3V, 200-MHz, 14 Output Zero Delay Buffer
CY29775AIT CYPRESS

获取价格

 		2.5V or 3.3V, 200-MHz, 14 Output Zero Delay Buffer
CY29775AXI CYPRESS

获取价格

 		2.5V or 3.3V, 200-MHz, 14 Output Zero Delay Buffer
CY29775AXIT CYPRESS

获取价格

 		2.5V or 3.3V, 200-MHz, 14 Output Zero Delay Buffer

与CY29773AI相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证