5秒后页面跳转
捷配首页

Datasheet > CY28339ZCXT
CY28339ZCXT PDF预览

CY28339ZCXT

更新时间： 2024-11-18 20:43:11
品牌 Logo 应用领域
芯科 - SILICON 时钟光电二极管外围集成电路晶体
页数 文件大小 规格书
17页 155K
描述
Processor Specific Clock Generator, 133MHz, CMOS, PDSO48, 0.240 INCH, LEAD FREE, TSSOP2-48

阅读下载

中文翻译

获取价格

CY28339ZCXT 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Obsolete零件包装代码：TSSOP
包装说明：TSSOP,针数：48
Reach Compliance Code：unknownECCN代码：EAR99
HTS代码：8542.39.00.01风险等级：5.51
Is Samacsys：NJESD-30 代码：R-PDSO-G48
长度：12.5 mm湿度敏感等级：1
端子数量：48最高工作温度：70 °C
最低工作温度：最大输出时钟频率：133 MHz
封装主体材料：PLASTIC/EPOXY封装代码：TSSOP
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：NOT SPECIFIED主时钟/晶体标称频率：14.318 MHz
认证状态：Not Qualified座面最大高度：1.1 mm
最大供电电压：3.465 V最小供电电压：3.135 V
标称供电电压：3.3 V表面贴装：YES
技术：CMOS温度等级：COMMERCIAL
端子形式：GULL WING端子节距：0.5 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：6.1 mmuPs/uCs/外围集成电路类型：CLOCK GENERATOR, PROCESSOR SPECIFIC
Base Number Matches：1

CY28339ZCXT 数据手册

 浏览型号CY28339ZCXT的Datasheet PDF文件第2页浏览型号CY28339ZCXT的Datasheet PDF文件第3页浏览型号CY28339ZCXT的Datasheet PDF文件第4页浏览型号CY28339ZCXT的Datasheet PDF文件第5页浏览型号CY28339ZCXT的Datasheet PDF文件第6页浏览型号CY28339ZCXT的Datasheet PDF文件第7页 
CY28339  
Intel® CK408 Mobile Clock Synthesizer  
Features  
• Compliant with Intel® CK 408 rev 1.1 Mobile Clock  
Synthesizer specifications  
• One VCH clock  
• One reference clock at 14.318 MHz  
• SMBus support with read-back capabilities  
• 3.3V power supply  
• Two differential CPU clocks  
• Ideal Lexmark profile Spread Spectrum electromag-  
netic interference (EMI) reduction  
• Nine copies of PCI clocks  
• Three copies configurable PCI free-running clocks  
• Two 48 MHz clocks (USB, DOT)  
• Five/six copies of 3V66 clocks  
• Dial-a-Frequency™ features  
• Dial-a-dB™ features  
• 48-pin TSSOP package  
Table 1. Frequency Table[1]  
66BUFF(0:2)/  
3V66(0:4)  
66IN  
S2  
1
S1 CPU (1:2)  
3V66  
66M  
66IN/3V66–5  
66-MHz clock input  
66-MHZ clock input  
66M  
PCIF, PCI  
66IN/2  
66IN/2  
33 M  
REF  
USB/ DOT  
48M  
0
1
0
1
0
100M  
133M  
14.318M  
14.318M  
14.318M  
14.318M  
TCLK  
1
66M  
66IN  
48M  
0
100M  
66M  
66M  
48M  
0
133M  
66M  
66M  
66M  
33 M  
48M  
M
TCLK/2  
TCLK/4  
TCLK/4  
TCLK/4  
TCLK/8  
TCLK/2  
Block Diagram  
Pin Configuration  
VDD_REF  
X1  
X2  
XTAL  
OSC  
PWR  
REF  
Top View  
PLL Ref Freq  
VDD_REF  
XIN  
XOUT  
1
2
3
4
48  
47  
46  
45  
44  
43  
42  
REF  
S1  
Divider  
PLL 1  
GND_REF  
PCI7  
Network  
CPU_STOP#  
VDD_CPU  
CPUT1:2  
Stop  
PWR  
Clock  
Gate  
PCI8  
VDD_CPU  
CPUT1  
5
6
S1:2  
VTT_PWRGD##  
CPU_STOP#  
Control  
PCIF  
CPUC1:2  
GND_PCI  
PCI0  
CPUC1  
7
VDD_PCI  
PCIF  
GND_CPU  
41  
40  
39  
38  
37  
36  
35  
34  
33  
8
PWR  
PCI1  
VDD_CPU  
CPUT2  
9
PCI0:2  
PCI4:8  
Stop  
Clock  
Control  
PCI2  
10  
11  
VDD_PCI  
PCI4  
CPUC2  
IREF  
12  
13  
PCI_STOP#  
PD#  
PCI5  
PCI6  
S2  
/2  
VDD_3V66  
3V66_0:1  
USB_48MHz  
14  
15  
16  
17  
18  
PWR  
VDD_3V66  
GND_3V66  
DOT_48MHz  
3V66_2:4/  
66BUFF0:2  
VDD_48 MHz  
GND_48 MHz  
PWR  
3V66_5/ 66IN  
32  
31  
30  
66BUFF0/3V66_2  
66BUFF1/3V66_3  
66BUFF2/3V66_4  
3V66_1/VCH  
19  
20  
21  
22  
23  
24  
PCI_STOP#  
3V66_0  
66IN/3V66_5  
VDD_48MHz  
USB (48MHz)  
29  
28  
27  
26  
PLL 2  
PWR  
PD#  
VDD_3V66  
VDD_CORE  
DOT (48MHz)  
GND_3V66  
SCLK  
GND_CORE  
VCH_CLK/ 3V66_1  
VTT_PWRGD#  
SDATA  
25  
SDATA  
SCLK  
SMBus  
Logic  
Note:  
1. TCLK is a test clock driven on the XTAL_IN input during test mode. M = driven to a level between 1.0V and 1.8V. If the S2 pin is at a M level during power-up, a  
0 state will be latched into the device’s internal state register.  
Rev 1.0, November 25, 2006  
Page 1 of 17  
2200 Laurelwood Road, Santa Clara, CA 95054  
Tel:(408) 855-0555 Fax:(408) 855-0550  
www.SpectraLinear.com  
1234567...17

中文翻译

下载PDF

与CY28339ZCXT相关器件

型号 品牌 获取价格 描述 数据表
CY28339ZXC SPECTRALINEAR

获取价格

 		Intel CK408 Mobile Clock Synthesizer
CY28339ZXC CYPRESS

获取价格

 		Intel CK408 Mobile Clock Synthesizer
CY28339ZXCT SILICON

获取价格

 		Processor Specific Clock Generator, 133MHz, CMOS, PDSO48, 0.240 INCH, LEAD FREE, TSSOP2-48
CY28341 SPECTRALINEAR

获取价格

 		Universal Single-Chip Clock Solution for VIA P4M266/KM266 DDR Systems
CY28341 CYPRESS

获取价格

 		Universal Single-Chip Clock Solution for VIA P4M266/KM266 DDR Systems
CY28341-2 SPECTRALINEAR

获取价格

 		Universal Clock Chip for VIA⑩P4M/KT/KM400 DDR
CY28341-2 CYPRESS

获取价格

 		Universal Clock Chip for VIA P4M/KT/KM400 DDR Systems
CY28341-2_05 CYPRESS

获取价格

 		Universal Clock Chip for VIA⑩P4M/KT/KM400 DDR
CY28341-3 SPECTRALINEAR

获取价格

 		Universal Clock Chip for VIA⑩P4M/KT/KM400A DD
CY28341-3 CYPRESS

获取价格

 		Universal Clock Chip for VIA⑩P4M/KT/KM400A DD

与CY28339ZCXT相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证