5秒后页面跳转
捷配首页

Datasheet > 消费电路 > 其他商用集成电路> CXD3003
CXD3003 PDF预览

CXD3003

更新时间： 2024-02-14 13:39:36
品牌 Logo 应用领域
索尼 - SONY 数字信号处理器
页数 文件大小 规格书
137页 1348K
描述
CD Digital Signal Processor with Built-in Digital Servo and DAC

阅读下载

获取价格

CXD3003 技术参数

生命周期：Obsolete零件包装代码：QFP
包装说明：LFQFP,针数：144
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.83Is Samacsys：N
商用集成电路类型：CONSUMER CIRCUITJESD-30 代码：S-PQFP-G144
长度：20 mm功能数量：1
端子数量：144最高工作温度：75 °C
最低工作温度：-20 °C封装主体材料：PLASTIC/EPOXY
封装代码：LFQFP封装形状：SQUARE
封装形式：FLATPACK, LOW PROFILE, FINE PITCH认证状态：Not Qualified
座面最大高度：1.7 mm最大供电电压 (Vsup)：4 V
最小供电电压 (Vsup)：3 V表面贴装：YES
技术：CMOS温度等级：COMMERCIAL EXTENDED
端子形式：GULL WING端子节距：0.5 mm
端子位置：QUAD宽度：20 mm
Base Number Matches：1

CXD3003 数据手册

 浏览型号CXD3003的Datasheet PDF文件第2页浏览型号CXD3003的Datasheet PDF文件第3页浏览型号CXD3003的Datasheet PDF文件第4页浏览型号CXD3003的Datasheet PDF文件第6页浏览型号CXD3003的Datasheet PDF文件第7页浏览型号CXD3003的Datasheet PDF文件第8页 
CXD3003R  
Pin Description  
Pin  
No.  
Symbol  
I/O  
Description  
3
4
5
6
Sled error signal input.  
Focus error signal input.  
Center voltage input.  
SE  
I
I
FE  
VC  
I
Wide-band EFM PLL VCO2 charge pump output.  
VPCO1  
O
1, Z, 0  
1, Z, 0  
Wide-band EFM PLL VCO2 charge pump output 2. Turned on and off by $E  
command FCSW.  
7
VPCO2  
O
8
Wide-band EFM PLL VCO2 control voltage input.  
Master PLL filter output (slave = digital PLL).  
Master PLL filter input.  
VCTL  
FILO  
I
O
I
9
Analog  
1, Z, 0  
10  
11  
12  
13  
14  
15  
16  
17  
18  
20  
21  
22  
23  
24  
25  
26  
FILI  
Master PLL charge pump output.  
Multiplier VCO control voltage input.  
Analog GND.  
PCO  
O
I
CLTV  
AVSS1  
RFAC  
BIAS  
EFM signal input.  
I
I
Asymmetry circuit constant current input.  
Asymmetry comparator voltage input.  
EFM full-swing output (low = VSS, high = VDD).  
Analog power supply.  
ASYI  
I
ASYO  
AVDD1  
DVDD1  
DVSS1  
ASYE  
PSSL  
WDCK  
LRCK  
LRCKI  
O
1, 0  
Digital power supply.  
Digital GND.  
Asymmetry circuit on/off (low = off, high = on).  
Audio data output mode switching input (low: serial, high: parallel).  
D/A interface for 48-bit slot. Word clock f = 2Fs.  
D/A interface for 48-bit slot. LR clock f = Fs.  
LR clock input to DAC (48-bit slot).  
I
I
O
O
I
1, 0  
1, 0  
DA16 (MSB) output when PSSL = 1, 48-bit slot serial data output (two's  
complement, MSB first) when PSSL = 0.  
27  
DA16  
O
1, 0  
1, 0  
1, 0  
28  
29  
30  
Audio data input to DAC (48-bit slot).  
PCMDI  
DA15  
BCKI  
I
O
I
DA15 output when PSSL = 1, 48-bit slot bit clock output when PSSL = 0.  
Bit clock input to DAC (48-bit slot).  
DA14 output when PSSL = 1, 64-bit slot serial data output (two's  
complement, LSB first) when PSSL = 0.  
31  
DA14  
O
32  
33  
34  
39  
40  
DA13 output when PSSL = 1, 64-bit slot bit clock output when PSSL = 0.  
DA12 output when PSSL = 1, 64-bit slot LR clock output when PSSL = 0.  
DA11 output when PSSL = 1, GTOP output when PSSL = 0.  
DA10 output when PSSL = 1, XUGF output when PSSL = 0.  
DA09 output when PSSL = 1, XPLCK output when PSSL = 0.  
DA13  
DA12  
DA11  
DA10  
DA09  
O
O
O
O
O
1, 0  
1, 0  
1, 0  
1, 0  
1, 0  
– 5 –  
12345678...137

下载PDF

与CXD3003相关器件

型号 品牌 描述 获取价格 数据表
CXD3003R SONY CD Digital Signal Processor with Built-in Digital Servo and DAC

获取价格
CXD3005R SONY CD Digital Signal Processor with Built-in Digital Servo and DAC

获取价格
CXD3007R SONY Consumer Circuit, PQFP100, LQFP-100

获取价格
CXD3008Q SONY CD Digital Signal Processor with Built-in Digital Servo

获取价格
CXD3009Q SONY CD Digital Signal Processor

获取价格
CXD3011R-1 SONY CD Digital Signal Processor with Built-in Digital Servo and DAC

获取价格

与CXD3003相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证