Datasheet > 9DB102AFILF

9DB102AFILF

更新时间： 2024-10-28 20:51:07

品牌	Logo	应用领域
艾迪悌 - IDT		驱动光电二极管逻辑集成电路
页数	文件大小	规格书
13页	223K
描述
PLL Based Clock Driver, 9DB Series, 4 True Output(s), 0 Inverted Output(s), PDSO20, 0.150 INCH, ROHS COMPLIANT, SSOP-20

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

9DB102AFILF 技术参数

生命周期：	Active	零件包装代码：	SSOP
包装说明：	SSOP,	针数：	20
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.64	系列：	9DB
输入调节：	DIFFERENTIAL	JESD-30 代码：	R-PDSO-G20
逻辑集成电路类型：	PLL BASED CLOCK DRIVER	功能数量：	1
反相输出次数：		端子数量：	20
实输出次数：	4	最高工作温度：	85 °C
最低工作温度：	-40 °C	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	SSOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, SHRINK PITCH
传播延迟（tpd）：	4.2 ns	认证状态：	Not Qualified
Same Edge Skew-Max（tskwd）：	0.025 ns	座面最大高度：	1.75 mm
最大供电电压 (Vsup)：	3.465 V	最小供电电压 (Vsup)：	3.135 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
温度等级：	INDUSTRIAL	端子形式：	GULL WING
端子节距：	0.635 mm	端子位置：	DUAL
宽度：	3.9 mm	Base Number Matches：	1

9DB102AFILF 数据手册

DATASHEET

ICS9DB102

Two Output Differential Buffer for PCIe Gen1 & Gen2

Description

Features/Benefits

The ICS9DB102 zero-delay buffer supports PCI Express

clocking requirements. The ICS9DB102 is driven by a differential

SRC output pair from an ICS CK410/CK505-compliant main

clock. It attenuates jitter on the input clock and has a selectable

PLL Band Width to maximize performance in systems with or

without Spread-Spectrum clocking.

•

CLKREQ# pin for outputs 1 and 4/output enable for Express

Card applications

PLL or bypass mode/PLL can dejitter incoming clock

Selectable PLL bandwidth/minimizes jitter peaking in

downstream PLL’s

•

Spread Spectrum Compatible/tracks spreading input clock

for low EMI

•

SMBus Interface/unused outputs can be disabled

Industrial temperature range available

Output Features

•

2 - 0.7V current mode differential output pairs (HCSL)

Key Specifications

•

Cycle-to-cycle jitter < 35ps

•

Output-to-output skew < 25ps

Functional Block Diagram

CLKREQ0#

CLKREQ1#

PCIEX0

PCIEX1

CLK_INT

SPREAD

COMPATIBLE

PLL

CLK_INC

PLL_BW

SMBDAT

SMBCLK

CONTROL

LOGIC

IREF

IDT^TMTwo Output Differential Buffer for PCIe Gen1 & Gen2

852 REV J 01/15/10

12 3 4 5 6 7...13

中文翻译

下载PDF

与9DB102AFILF相关器件

型号	品牌	获取价格	描述	数据表
9DB102AFILFT	IDT	获取价格	PLL Based Clock Driver, 9DB Series, 4 True Output(s), 0 Inverted Output(s), PDSO20, 0.150
9DB102AFLF	IDT	获取价格	PLL Based Clock Driver, 9DB Series, 4 True Output(s), 0 Inverted Output(s), PDSO20, 0.150
9DB102AFLFT	IDT	获取价格	PLL Based Clock Driver, 9DB Series, 4 True Output(s), 0 Inverted Output(s), PDSO20, 0.150
9DB102AGILF	IDT	获取价格	PLL Based Clock Driver, 9DB Series, 4 True Output(s), 0 Inverted Output(s), PDSO20, 4.40 M
9DB102AGILFT	IDT	获取价格	PLL Based Clock Driver, 9DB Series, 4 True Output(s), 0 Inverted Output(s), PDSO20, 4.40 M
9DB102AGLF	IDT	获取价格	PLL Based Clock Driver, 9DB Series, 4 True Output(s), 0 Inverted Output(s), PDSO20, 4.40 M
9DB102BFILF	IDT	获取价格	Two Output Differential Buffer for PCIe Gen1 & Gen2
9DB102BFILFT	IDT	获取价格	Two Output Differential Buffer for PCIe Gen1 & Gen2
9DB102BFLF	IDT	获取价格	Two Output Differential Buffer for PCIe Gen1 & Gen2
9DB102BFLFT	IDT	获取价格	Two Output Differential Buffer for PCIe Gen1 & Gen2

与9DB102AFILF相关文章

三星深化印度制造布局，供应链本地化进程加速
2024-10-29

13
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

13
纳微科技震撼发布GaNSlim革新氮化镓功率芯片
2024-10-18

39
意法半导体发布第四代SiC技术，助力电动汽车电驱
2024-10-15

46

产品中心

服务支持

精选活动

关于我们

帮助中心

9DB102AFILF

9DB102AFILF 技术参数

9DB102AFILF 数据手册

与9DB102AFILF相关器件

与9DB102AFILF相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

9DB102AFILF

9DB102AFILF 技术参数

9DB102AFILF 数据手册

与9DB102AFILF相关器件

与9DB102AFILF相关文章

您还可以找

您在本页遇到什么问题？