9DB106BGLF

更新时间： 2024-01-28 21:30:38

品牌	Logo	应用领域
艾迪悌 - IDT		时钟驱动器逻辑集成电路光电二极管 PC
页数	文件大小	规格书
14页	192K
描述
Six Output Differential Buffer for PCIe Gen 2

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

9DB106BGLF 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
包装说明：	TSSOP, TSSOP28,.25	Reach Compliance Code：	compliant
风险等级：	5.84	JESD-30 代码：	R-PDSO-G28
JESD-609代码：	e3	最大I（ol）：	0.15 A
湿度敏感等级：	1	端子数量：	28
最高工作温度：	70 °C	最低工作温度：
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP28,.25	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	电源：	3.3 V
Prop。Delay @ Nom-Sup：	0.15 ns	认证状态：	Not Qualified
子类别：	Clock Drivers	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	温度等级：	COMMERCIAL
端子面层：	Matte Tin (Sn) - annealed	端子形式：	GULL WING
端子节距：	0.635 mm	端子位置：	DUAL
Base Number Matches：	1

9DB106BGLF 数据手册

DATASHEET

9DB106

Six Output Differential Buffer for PCIe Gen 2

Description

Features/Benefits

The 9DB106 zero-delay buffer supports PCIe Gen1 and Gen2

clocking requirements. The 9DB106 is driven by a differential SRC

output pair from an IDT CK410/CK505-compliant main clock

generator. It attenuates jitter on the input clock and has a selectable

PLL bandwidth to maximize performance in systems with or without

Spread-Spectrum clocking. An SMBus interface allows control of

the PLL bandwidth and bypass options, while 2 clock request

(CLKREQ#) pins make the 9DB106 suitable for Express Card

applications.

•

CLKREQ# pin for outputs 1 and 4/ supports Express Card

applications

•

PLL or bypass mode/PLL can dejitter incoming clock

Selectable PLL bandwidth/minimizes jitter peaking in

downstream PLL's

•

Spread Spectrum Compatible/tracks spreading input clock

for low EMI

SMBus Interface/unused outputs can be disabled

Recommended Applications

6 Output Differential Buffer for PCIe Gen 2

Key Specifications

Cycle-to-cycle jitter < 50ps

•

Output-to-output skew < 50 ps

Output Features

6 - 0.7V current mode differential output pairs (HCSL)

•

Functional Block Diagram

CLKREQ1#

CLKREQ4#

PCIEX1

CLK_INT

SPREAD

COMPATIBLE

PLL

CLK_INC

PCIEX4

PCIEX(0,2,3,5)

PLL_BW

SMBDAT

SMBCLK

CONTROL

LOGIC

IREF

IDT^®Six Output Differential Buffer for PCIe Gen 2

9DB106 REV K 04/20/11

12 3 4 5 6 7...14

下载PDF

与9DB106BGLF相关器件

型号	品牌	描述	获取价格	数据表
9DB106BGLFT	IDT	Six Output Differential Buffer for PCIe Gen 2	获取价格
9DB108BFLF-T	IDT	PLL Based Clock Driver, 9DB Series, 8 True Output(s), 0 Inverted Output(s), PDSO48, ROHS C	获取价格
9DB108BGLFT	IDT	TSSOP-48, Reel	获取价格
9DB108FLFT	IDT	Clock Driver	获取价格
9DB108FT	IDT	Clock Driver	获取价格
9DB108GLFT	IDT	Clock Driver, PDSO48	获取价格