Datasheet > 91305AM

91305AM

更新时间： 2024-11-05 20:38:11

品牌	Logo	应用领域
艾迪悌 - IDT		驱动光电二极管逻辑集成电路
页数	文件大小	规格书
9页	157K
描述
PLL Based Clock Driver, 91305 Series, 4 True Output(s), 0 Inverted Output(s), PDSO8, 0.150 INCH, LEAD FREE, SOIC-8

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

91305AM 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	SOIC
包装说明：	SOP, SOP8,.25	针数：	8
Reach Compliance Code：	not_compliant	HTS代码：	8542.39.00.01
风险等级：	5.87	系列：	91305
输入调节：	STANDARD	JESD-30 代码：	R-PDSO-G8
JESD-609代码：	e0	长度：	4.9 mm
逻辑集成电路类型：	PLL BASED CLOCK DRIVER	最大I（ol）：	0.025 A
湿度敏感等级：	1	功能数量：	1
反相输出次数：		端子数量：	8
实输出次数：	4	最高工作温度：	85 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装等效代码：	SOP8,.25
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
峰值回流温度（摄氏度）：	240	电源：	3.3 V
认证状态：	Not Qualified	Same Edge Skew-Max（tskwd）：	0.25 ns
座面最大高度：	1.75 mm	子类别：	Clock Drivers
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	3 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
温度等级：	INDUSTRIAL	端子面层：	Tin/Lead (Sn85Pb15)
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	20
宽度：	3.9 mm	最小 fmax：	133 MHz
Base Number Matches：	1

91305AM 数据手册

ICS91305I

Integrated

Circuit

Systems, Inc.

High Performance Communication Buffer

General Description

Features

The ICS91305I is a high performance, low skew, low jitter

clock driver. It uses a phase lock loop (PLL) technology

to align, in both phase and frequency, the REF input with

theCLKOUTsignal. Itisdesignedtodistributehighspeed

clocks in communication systems operating at speeds

from 10 to 133 MHz.

•

Zero input - output delay

Frequency range 10 - 133 MHz (3.3V)

5V tolerant input REF

High loop filter bandwidth ideal for Spread

Spectrum applications.

Less than 200 ps Jitter between outputs

Skew controlled outputs

Skew less than 250 ps between outputs

Available in 8 pin 150 mil SOIC & 173 mil

TSSOP packages

•

ICS91305I is a zero delay buffer that provides

synchronization between the input and output. The

synchronization is established via CLKOUT feed back to

theinputofthePLL. Sincetheskewbetweentheinputand

outputislessthan+/-350pS, thepartactsasazerodelay

buffer.

•

3.3V ±10% operation

Supports industrial temperature range -40°C to

85°C

The ICS91305I comes in an eight pin 150 mil SOIC

package. It has five output clocks. In the absence of REF

input, will be in the power down mode. In this mode, the

PLL is turned off and the output buffers are pulled low.

Powerdownmodeprovidesthelowestpowerconsumption

for a standby condition.

Block Diagram

Pin Configuration

REF

CLK2

CLK1

GND

CLKOUT

CLK4

VDD

CLK3

8 pin SOIC & TSSOP

0691E—08/20/04

12 3 4 5 6 7...9

中文翻译

下载PDF

与91305AM相关器件

型号	品牌	获取价格	描述	数据表
91305AMI	IDT	获取价格	PLL Based Clock Driver, 91305 Series, 4 True Output(s), 0 Inverted Output(s), PDSO8, 0.150
91305AMILF	IDT	获取价格	HIGH PERFORMANCE COMMUNICATION BUFFER Zero input - output delay
91305AMILFT	IDT	获取价格	HIGH PERFORMANCE COMMUNICATION BUFFER Zero input - output delay
91305AMIT	IDT	获取价格	PLL Based Clock Driver, 91305 Series, 4 True Output(s), 0 Inverted Output(s), PDSO8, 0.150
91305AMT	IDT	获取价格	PLL Based Clock Driver, 91305 Series, 4 True Output(s), 0 Inverted Output(s), PDSO8, 0.150
91305MLF	IDT	获取价格	Clock Driver, PDSO8
91305YGILF-T	IDT	获取价格	PLL Based Clock Driver, 91305 Series, 4 True Output(s), 0 Inverted Output(s), PDSO8, 4.40
91305YGI-T	IDT	获取价格	PLL Based Clock Driver, 91305 Series, 4 True Output(s), 0 Inverted Output(s), PDSO8, 4.40
91305YGLFT	IDT	获取价格	PLL Based Clock Driver, 91305 Series, 5 True Output(s), 0 Inverted Output(s), PDSO8, 4.40
91305YGT	IDT	获取价格	PLL Based Clock Driver, 91305 Series, 4 True Output(s), 0 Inverted Output(s), PDSO8, 4.40

与91305AM相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

13
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

9
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

35
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

31

产品中心

服务支持

精选活动

关于我们

帮助中心

91305AM

91305AM 技术参数

91305AM 数据手册

与91305AM相关器件

与91305AM相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

91305AM

91305AM 技术参数

91305AM 数据手册

与91305AM相关器件

与91305AM相关文章

您还可以找

您在本页遇到什么问题？