Datasheet > 74LVC2G17GW,125

74LVC2G17GW,125

更新时间： 2024-09-28 14:48:03

品牌	Logo	应用领域
恩智浦 - NXP		/
页数	文件大小	规格书
19页	203K
描述
74LVC2G17 - Dual non-inverting Schmitt trigger with 5 V tolerant input TSSOP 6-Pin

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

74LVC2G17GW,125 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
零件包装代码：	TSSOP	包装说明：	PLASTIC, SC-88, SOT-363, 6 PIN
针数：	6	Reach Compliance Code：	compliant
ECCN代码：	EAR99	HTS代码：	8542.39.00.01
风险等级：	7.49	系列：	LVC/LCX/Z
JESD-30 代码：	R-PDSO-G6	JESD-609代码：	e3
长度：	2 mm	负载电容（CL）：	50 pF
逻辑集成电路类型：	BUFFER	最大I（ol）：	0.024 A
湿度敏感等级：	1	功能数量：	2
输入次数：	1	端子数量：	6
最高工作温度：	125 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP6,.08	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	包装方法：	TAPE AND REEL
峰值回流温度（摄氏度）：	260	电源：	3.3 V
Prop。Delay @ Nom-Sup：	7.1 ns	传播延迟（tpd）：	13.1 ns
认证状态：	Not Qualified	施密特触发器：	YES
座面最大高度：	1.1 mm	子类别：	Gates
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	1.65 V
标称供电电压 (Vsup)：	1.8 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	Tin (Sn)	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	宽度：	1.25 mm
Base Number Matches：	1

74LVC2G17GW,125 数据手册

74LVC2G17

Dual non-inverting Schmitt trigger with 5 V tolerant input

Rev. 8 — 2 May 2013

Product data sheet

1. General description

The 74LVC2G17 provides two non-inverting buffers with Schmitt trigger input. It is capable

of transforming slowly changing input signals into sharply defined, jitter-free output

signals.

Inputs can be driven from either 3.3 V or 5 V devices. This feature allows the use of these

devices as translators in a mixed 3.3 V and 5 V environment.

This device is fully specified for partial power-down applications using I_OFF

The I_OFFcircuitry disables the output, preventing the damaging backflow current through

the device when it is powered down.

2. Features and benefits

 Wide supply voltage range from 1.65 V to 5.5 V

 5 V tolerant input/output for interfacing with 5 V logic

 High noise immunity

 Complies with JEDEC standard:

 JESD8-7 (1.65 V to 1.95 V)

 JESD8-5 (2.3 V to 2.7 V)

 JESD-8B/JESD36 (2.7 V to 3.6 V)

 ESD protection:

 HBM JESD22-A114F exceeds 2000 V

 MM JESD22-A115-A exceeds 200 V

 24 mA output drive (V_CC= 3.0 V)

 CMOS low-power consumption

 Latch-up performance exceeds 250 mA

 Direct interface with TTL levels

 Multiple package options

 Specified from 40 C to +85 C and 40 C to +125 C

3. Applications

 Wave and pulse shapers for highly noisy environments

12 3 4 5 6 7...19

中文翻译

下载PDF

74LVC2G17GW,125 替代型号

型号	品牌	替代类型	描述	数据表
SN74LVC2G17QDCKRQ1	TI	类似代替	DUAL SCHMITT-TRIGGER BUFFER
NL27WZ17DFT2G	ONSEMI	功能相似	Dual Non-Inverting Schmitt Trigger Buffer

与74LVC2G17GW,125相关器件

型号	品牌	获取价格	描述	数据表
74LVC2G17GW,132	NXP	获取价格	Buffer, LVC/LCX/Z Series, 2-Func, 1-Input, CMOS, PDSO6
74LVC2G17GW115	NXP	获取价格	LVC/LCX/Z SERIES, DUAL 1-INPUT NON-INVERT GATE, PDSO6
74LVC2G17GW-G	NXP	获取价格	Dual non-inverting Schmitt trigger with 5 V tolerant input
74LVC2G17GW-Q100	NXP	获取价格	Dual non-inverting Schmitt trigger with 5 V tolerant input
74LVC2G17GW-Q100	NEXPERIA	获取价格	Dual non-inverting Schmitt trigger with 5 V tolerant inputProduction
74LVC2G17GW-Q100H	NXP	获取价格	74LVC2G17-Q100 - Dual non-inverting Schmitt trigger with 5 V tolerant input TSSOP 6-Pin
74LVC2G17GW-T	NXP	获取价格	暂无描述
74LVC2G17-Q100	NXP	获取价格	Dual non-inverting Schmitt trigger with 5 V tolerant input
74LVC2G17W6	DIODES	获取价格	DUAL SCHMITT TRIGGER BUFFER
74LVC2G17W6-7	DIODES	获取价格	DUAL SCHMITT TRIGGER BUFFER

与74LVC2G17GW,125相关文章

塔塔电子与力积电达成技术转让协议，携手建设印度首座晶圆厂
2024-09-29

24
英特尔震撼发布：128核心256线程的至强6性能核处理器
2024-09-29

21
SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

20
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

32

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC2G17GW,125

74LVC2G17GW,125 技术参数

74LVC2G17GW,125 数据手册

74LVC2G17GW,125 替代型号

与74LVC2G17GW,125相关器件

与74LVC2G17GW,125相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC2G17GW,125

74LVC2G17GW,125 技术参数

74LVC2G17GW,125 数据手册

74LVC2G17GW,125 替代型号

与74LVC2G17GW,125相关器件

与74LVC2G17GW,125相关文章

您还可以找

您在本页遇到什么问题？