Datasheet > 74LV132PW-Q100

74LV132PW-Q100

更新时间： 2024-11-19 02:56:59

品牌	Logo	应用领域
安世 - NEXPERIA		光电二极管逻辑集成电路
页数	文件大小	规格书
16页	717K
描述
Quad 2-input NAND Schmitt trigger

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LV132PW-Q100 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	TSSOP, SSOP14,.3	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.69
系列：	LV/LV-A/LVX/H	JESD-30 代码：	R-PDSO-G14
JESD-609代码：	e4	长度：	5 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	NAND GATE
最大I（ol）：	0.006 A	湿度敏感等级：	1
功能数量：	4	输入次数：	2
端子数量：	14	最高工作温度：	125 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装等效代码：	SSOP14,.3
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：	260	最大电源电流（ICC）：	0.04 mA
Prop。Delay @ Nom-Sup：	25 ns	传播延迟（tpd）：	43 ns
施密特触发器：	YES	筛选级别：	AEC-Q100
座面最大高度：	1.1 mm	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	1 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Nickel/Palladium/Gold/Silver (Ni/Pd/Au/Ag)
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	4.4 mm

74LV132PW-Q100 数据手册

74LV132-Q100

Quad 2-input NAND Schmitt trigger

Rev. 1 — 11 November 2013

Product data sheet

1. General description

The 74LV132-Q100 is a low-voltage Si-gate CMOS device that is pin and function

compatible with 74HC132-Q100 and 74HCT132-Q100.

The 74LV132-Q100 contains four 2-input NAND gates which accept standard input

signals. These gates are capable of transforming slowly changing input signals into

sharply defined, jitter-free output signals.

The gate switches at different points for positive and negative-going signals. The

difference between the positive voltage V_T+and the negative voltage V_Tis defined as the

input hysteresis voltage V_H.

This product has been qualified to the Automotive Electronics Council (AEC) standard

Q100 (Grade 1) and is suitable for use in automotive applications.

2. Features and benefits

 Automotive product qualification in accordance with AEC-Q100 (Grade 1)

 Specified from 40 C to +85 C and from 40 C to +125 C

 Wide operating voltage: 1.0 V to 5.5 V

 Optimized for low voltage applications: 1.0 V to 3.6 V

 Accepts TTL input levels between V_CC= 2.7 V and V_CC= 3.6 V

 Typical output ground bounce < 0.8 V at V_CC= 3.3 V and T_amb= 25 C

 Typical HIGH-level output voltage (V_OH) undershoot: > 2 V at V_CC= 3.3 V and

T_amb= 25 C

 ESD protection:

 MIL-STD-883, method 3015 exceeds 2000 V

 HBM JESD22-A114F exceeds 2000 V

 MM JESD22-A115-A exceeds 200 V (C = 200 pF, R = 0 )

 Multiple package options

3. Applications

 Wave and pulse shapers for highly noisy environments

 Astable multivibrators

 Monostable multivibrators

12 3 4 5 6 7...16

中文翻译

下载PDF

与74LV132PW-Q100相关器件

型号	品牌	获取价格	描述	数据表
74LV132PW-T	NXP	获取价格	IC LV/LV-A/LVX/H SERIES, QUAD 2-INPUT NAND GATE, PDSO14, 4.40 MM, PLASTIC, MO-153, SOT402-
74LV132-Q100	NEXPERIA	获取价格	Quad 2-input NAND Schmitt trigger
74LV138	NXP	获取价格	3-to-8 line decoder/multiplexer; inverting
74LV138A	TI	获取价格	3-LINE TO 8-LINE DECODERS/DEMULTIPLEXERS
74LV138BQ	NXP	获取价格	3-to-8 line decoder/demultiplexer; inverting
74LV138BQ	NEXPERIA	获取价格	3-to-8 line decoder/demultiplexer; invertingProduction
74LV138D	NXP	获取价格	3-to-8 line decoder/multiplexer; inverting
74LV138D	PHILIPS	获取价格	Decoder/Driver, CMOS, PDSO16
74LV138D	NEXPERIA	获取价格	3-to-8 line decoder/demultiplexer; invertingProduction
74LV138DB	NXP	获取价格	3-to-8 line decoder/multiplexer; inverting

与74LV132PW-Q100相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

17
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

12
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

42
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

37

产品中心

服务支持

精选活动

关于我们

帮助中心

74LV132PW-Q100

74LV132PW-Q100 技术参数

74LV132PW-Q100 数据手册

与74LV132PW-Q100相关器件

与74LV132PW-Q100相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LV132PW-Q100

74LV132PW-Q100 技术参数

74LV132PW-Q100 数据手册

与74LV132PW-Q100相关器件

与74LV132PW-Q100相关文章

您还可以找

您在本页遇到什么问题？