74LV138BQ

更新时间： 2024-11-18 04:28:55

品牌	Logo	应用领域
恩智浦 - NXP		解码器驱动器逻辑集成电路输入元件
页数	文件大小	规格书
17页	105K
描述
3-to-8 line decoder/demultiplexer; inverting

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LV138BQ 技术参数

Source Url Status Check Date：	2013-06-14 00:00:00	是否无铅：	不含铅
是否Rohs认证：	符合	生命周期：	Transferred
零件包装代码：	QFN	包装说明：	HVQCCN, LCC16,.1X.14,20
针数：	16	Reach Compliance Code：	compliant
ECCN代码：	EAR99	HTS代码：	8542.39.00.01
风险等级：	5.43	Is Samacsys：	N
其他特性：	3 ENABLE INPUTS	系列：	LV/LV-A/LVX/H
输入调节：	STANDARD	JESD-30 代码：	R-PQCC-N16
JESD-609代码：	e4	长度：	3.5 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	OTHER DECODER/DRIVER
最大I（ol）：	0.006 A	湿度敏感等级：	1
功能数量：	1	端子数量：	16
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出极性：	INVERTED	封装主体材料：	PLASTIC/EPOXY
封装代码：	HVQCCN	封装等效代码：	LCC16,.1X.14,20
封装形状：	RECTANGULAR	封装形式：	CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE
峰值回流温度（摄氏度）：	260	电源：	3.3 V
Prop。Delay @ Nom-Sup：	32 ns	传播延迟（tpd）：	32 ns
认证状态：	Not Qualified	座面最大高度：	1 mm
子类别：	Decoder/Drivers	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	1 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：	NO LEAD	端子节距：	0.5 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
宽度：	2.5 mm	Base Number Matches：	1

74LV138BQ 数据手册

74LV138

3-to-8 line decoder/demultiplexer; inverting

Rev. 03 — 15 November 2007

Product data sheet

1. General description

The 74LV138 is a low-voltage Si-gate CMOS device that is pin and function compatible

with 74HC138 and 74HCT138.

The 74LV138 is a 3-to-8 line decoder/demultiplexer. It accepts three binary weighted

address inputs (A0, A1 and A2) and, when enabled, provides eight mutually exclusive

active LOW outputs (Y0 to Y7).

There are three enable inputs: two active LOW (E1 and E2) and one active HIGH (E3).

Every output will be HIGH unless E1 and E2 are LOW and E3 is HIGH.

This multiple enable function allows easy parallel expansion of the device to a 1-of-32

(5 lines to 32 lines) decoder with just four 74LV138 devices and one inverter. The

74LV138 can be used as an eight output demultiplexer by using one of the active LOW

enable inputs as the data input and the remaining enable inputs as strobes. Unused

enable inputs must be permanently tied to their appropriate active HIGH or LOW state.

2. Features

■ Wide operating voltage: 1.0 V to 5.5 V

■ Optimized for low voltage applications: 1.0 V to 3.6 V

■ Accepts TTL input levels between V_CC= 2.7 V and V_CC= 3.6 V

■ Typical output ground bounce < 0.8 V at V_CC= 3.3 V and T_amb= 25 °C

■ Typical HIGH-level output voltage (V_OH) undershoot: > 2 V at V_CC= 3.3 V and

T_amb= 25 °C

■ Demultiplexing capability

■ Multiple input enable for easy expansion

■ Ideal for memory chip select decoding

■ Active LOW mutually exclusive outputs

■ ESD protection:

◆ HBM JESD22-A114E exceeds 2000 V

◆ MM JESD22-A115-A exceeds 200 V

■ Multiple package options

■ Speciﬁed from −40 °C to +85 °C and from −40 °C to +125 °C

12 3 4 5 6 7...17

中文翻译

下载PDF

与74LV138BQ相关器件

型号	品牌	获取价格	描述	数据表
74LV138D	NXP	获取价格	3-to-8 line decoder/multiplexer; inverting
74LV138D	PHILIPS	获取价格	Decoder/Driver, CMOS, PDSO16
74LV138D	NEXPERIA	获取价格	3-to-8 line decoder/demultiplexer; invertingProduction
74LV138DB	NXP	获取价格	3-to-8 line decoder/multiplexer; inverting
74LV138DB,112	NXP	获取价格	74LV138 - 3-to-8 line decoder/demultplexer; inverting SSOP1 16-Pin
74LV138DB,118	NXP	获取价格	74LV138 - 3-to-8 line decoder/demultplexer; inverting SSOP1 16-Pin
74LV138DB-T	ETC	获取价格	3-To-8-Line Demultiplexer
74LV138D-Q100	NEXPERIA	获取价格	3-to-8 line decoder/demultiplexer; invertingProduction
74LV138D-T	ETC	获取价格	3-To-8-Line Demultiplexer
74LV138N	NXP	获取价格	3-to-8 line decoder/multiplexer; inverting

与74LV138BQ相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

17
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

12
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

42
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

37

产品中心

服务支持

精选活动

关于我们

帮助中心

74LV138BQ

74LV138BQ 技术参数

74LV138BQ 数据手册

与74LV138BQ相关器件

与74LV138BQ相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LV138BQ

74LV138BQ 技术参数

74LV138BQ 数据手册

与74LV138BQ相关器件

与74LV138BQ相关文章

您还可以找

您在本页遇到什么问题？