Datasheet > 74LV138BQ

74LV138BQ

更新时间： 2024-11-19 11:11:23

品牌	Logo	应用领域
安世 - NEXPERIA		驱动输入元件逻辑集成电路
页数	文件大小	规格书
14页	251K
描述
3-to-8 line decoder/demultiplexer; invertingProduction

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

74LV138BQ 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	DHVQFN-16	Reach Compliance Code：	compliant
ECCN代码：	EAR99	HTS代码：	8542.39.00.01
风险等级：	5.61	Is Samacsys：	N
其他特性：	3 ENABLE INPUTS	系列：	LV/LV-A/LVX/H
输入调节：	STANDARD	JESD-30 代码：	R-PQCC-N16
JESD-609代码：	e4	长度：	3.5 mm
逻辑集成电路类型：	OTHER DECODER/DRIVER	湿度敏感等级：	1
功能数量：	1	端子数量：	16
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出极性：	INVERTED	封装主体材料：	PLASTIC/EPOXY
封装代码：	VQCCN	封装形状：	RECTANGULAR
封装形式：	CHIP CARRIER, VERY THIN PROFILE	峰值回流温度（摄氏度）：	260
传播延迟（tpd）：	32 ns	座面最大高度：	1 mm
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	1 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)	端子形式：	NO LEAD
端子节距：	0.5 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	30	宽度：	2.5 mm
Base Number Matches：	1

74LV138BQ 数据手册

74LV138

3-to-8 line decoder/demultiplexer; inverting

Rev. 6 — 22 July 2021

Product data sheet

1. General description

The 74LV138 decodes three binary weighted address inputs (A0, A1 and A2) to eight mutually

exclusive outputs (Y0 to Y7). The 74LVC138A features three enable inputs (Y1, Y2 and E3). Every

output will be HIGH unless Y1 and Y2 are LOW and E3 is HIGH. This multiple enable function

allows easy parallel expansion of the 74LV138 to a 1-of-32 (5 to 32 lines) decoder with just four

74LV138 ICs and one inverter. The 74LV138 can be used as an eight output demultiplexer by using

one of the active LOW enable inputs as the data input and the remaining enable inputs as strobes.

Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to

voltages in excess V_CC

2. Features and benefits

•

Wide supply voltage range from 1.0 to 5.5 V

•

Optimized for low voltage applications: 1.0 V to 3.6 V

CMOS low power dissipation

Direct interface with TTL levels

Typical output ground bounce < 0.8 V at V_CC= 3.3 V and T_amb= 25 °C

Typical HIGH-level output voltage (V_OH) undershoot: > 2 V at V_CC= 3.3 V and T_amb= 25 °C

Demultiplexing capability

Multiple input enable for easy expansion

Ideal for memory chip select decoding

Active LOW mutually exclusive outputs

Latch-up performance exceeds 100 mA per JESD 78 Class II Level B

Complies with JEDEC standards

•

JESD8-7 (1.65 V to 1.95 V)

JESD8-5 (2.3 V to 2.7 V)

JESD8C (2.7 V to 3.6 V)

JESD36 (4.5 V to 5.5 V)

•

ESD protection:

•

HBM JESD22-A114E exceeds 2000 V

MM JESD22-A115-A exceeds 200 V

•

Multiple package options

Specified from -40 °C to +85 °C and from -40 °C to +125 °C

12 3 4 5 6 7...14

中文翻译

下载PDF

74LV138BQ 替代型号

型号	品牌	替代类型	描述	数据表
SN74LV138ATRGYR	TI	功能相似	3-LINE TO 8-LINE DECODER/DEMULTIPLEXER
SN74LV138ARGYR	TI	功能相似	3-LINE TO 8-LINE DECODERS/DEMULTIPLEXERS

与74LV138BQ相关器件

型号	品牌	获取价格	描述	数据表
74LV138D	NXP	获取价格	3-to-8 line decoder/multiplexer; inverting
74LV138D	PHILIPS	获取价格	Decoder/Driver, CMOS, PDSO16
74LV138D	NEXPERIA	获取价格	3-to-8 line decoder/demultiplexer; invertingProduction
74LV138DB	NXP	获取价格	3-to-8 line decoder/multiplexer; inverting
74LV138DB,112	NXP	获取价格	74LV138 - 3-to-8 line decoder/demultplexer; inverting SSOP1 16-Pin
74LV138DB,118	NXP	获取价格	74LV138 - 3-to-8 line decoder/demultplexer; inverting SSOP1 16-Pin
74LV138DB-T	ETC	获取价格	3-To-8-Line Demultiplexer
74LV138D-Q100	NEXPERIA	获取价格	3-to-8 line decoder/demultiplexer; invertingProduction
74LV138D-T	ETC	获取价格	3-To-8-Line Demultiplexer
74LV138N	NXP	获取价格	3-to-8 line decoder/multiplexer; inverting

与74LV138BQ相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

17
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

12
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

42
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

37

产品中心

服务支持

精选活动

关于我们

帮助中心

74LV138BQ

74LV138BQ 技术参数

74LV138BQ 数据手册

74LV138BQ 替代型号

与74LV138BQ相关器件

与74LV138BQ相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LV138BQ

74LV138BQ 技术参数

74LV138BQ 数据手册

74LV138BQ 替代型号

与74LV138BQ相关器件

与74LV138BQ相关文章

您还可以找

您在本页遇到什么问题？