Datasheet > 74HCT107D

74HCT107D

更新时间： 2024-11-25 11:12:15

品牌	Logo	应用领域
安世 - NEXPERIA		光电二极管逻辑集成电路触发器
页数	文件大小	规格书
15页	254K
描述
Dual JK flip-flop with reset; negative-edge triggerProduction

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74HCT107D 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	SOP,	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.2
系列：	HCT	JESD-30 代码：	R-PDSO-G14
JESD-609代码：	e4	长度：	8.65 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	J-K FLIP-FLOP
湿度敏感等级：	1	位数：	2
功能数量：	2	端子数量：	14
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出极性：	COMPLEMENTARY	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	峰值回流温度（摄氏度）：	260
传播延迟（tpd）：	54 ns	认证状态：	Not Qualified
座面最大高度：	1.75 mm	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	4.5 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
触发器类型：	NEGATIVE EDGE	宽度：	3.9 mm
最小 fmax：	60 MHz	Base Number Matches：	1

74HCT107D 数据手册

74HC107; 74HCT107

Dual JK flip-flop with reset; negative-edge trigger

Rev. 6 — 7 July 2021

Product data sheet

1. General description

The 74HC107; 74HCT107 is a dual negative edge triggered JK flip-flop featuring individual J and

K inputs, clock (CP) and reset (R) inputs and complementary Q and Q outputs. The reset is an

asynchronous active LOW input and operates independently of the clock input. The J and K inputs

control the state changes of the flip-flops as described in the mode select function table. The J and

K inputs must be stable one set-up time prior to the HIGH-to-LOW clock transition for predictable

operation. Inputs include clamp diodes that enable the use of current limiting resistors to interface

inputs to voltages in excess of V_CC

2. Features and benefits

•

Wide supply voltage range from 2.0 V to 6.0 V

•

CMOS low power dissipation

High noise immunity

Latch-up performance exceeds 100 mA per JESD 78 Class II Level B

Complies with JEDEC standards:

•

JESD8C (2.7 V to 3.6 V)

JESD7A (2.0 V to 6.0 V)

•

Input levels:

•

The 74HC107: CMOS levels

The 74HCT107: TTL levels

ESD protection:

•

HBM JESD22-A114F exceeds 2000 V

MM JESD22-A115-A exceeds 200 V

Specified from -40 °C to +85 °C and from -40 °C to +125 °C

3. Ordering information

Table 1. Ordering information

Type number

Package

Temperature range Name

Description

Version

74HC107D

-40 °C to +125 °C

SO14

plastic small outline package; 14 leads;

body width 3.9 mm

SOT108-1

74HCT107D

74HC107PW

TSSOP14

plastic thin shrink small outline package; 14 leads;

body width 4.4 mm

SOT402-1

12 3 4 5 6 7...15

中文翻译

下载PDF

与74HCT107D相关器件

型号	品牌	获取价格	描述	数据表
74HCT107D,653	NXP	获取价格	74HC(T)107 - Dual JK flip-flop with reset; negative-edge trigger SOIC 14-Pin
74HCT107DB	NXP	获取价格	Dual JK flip-flop with reset; negative-edge trigger
74HCT107DB-T	NXP	获取价格	暂无描述
74HCT107D-Q100	NEXPERIA	获取价格	Dual JK flip-flop with reset; negative-edge triggerProduction
74HCT107D-T	ETC	获取价格	J-K-Type Flip-Flop
74HCT107N	NXP	获取价格	Dual JK flip-flop with reset; negative-edge trigger
74HCT107N-B	PHILIPS	获取价格	J-K Flip-Flop, 2-Func, Negative Edge Triggered, CMOS, PDIP14
74HCT107PW	NXP	获取价格	Dual JK flip-flop with reset; negative-edge trigger
74HCT109	NXP	获取价格	Dual JK flip-flop with set and reset; positive-edge trigger
74HCT109D	NXP	获取价格	Dual JK flip-flop with set and reset; positive-edge trigger

与74HCT107D相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

38
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

30
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

58
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

54

产品中心

服务支持

精选活动

关于我们

帮助中心

74HCT107D

74HCT107D 技术参数

74HCT107D 数据手册

与74HCT107D相关器件

与74HCT107D相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74HCT107D

74HCT107D 技术参数

74HCT107D 数据手册

与74HCT107D相关器件

与74HCT107D相关文章

您还可以找

您在本页遇到什么问题？