Datasheet > 74HCT107D-Q100

74HCT107D-Q100

更新时间： 2024-11-25 11:01:31

品牌	Logo	应用领域
安世 - NEXPERIA		光电二极管逻辑集成电路触发器
页数	文件大小	规格书
17页	747K
描述
Dual JK flip-flop with reset; negative-edge triggerProduction

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74HCT107D-Q100 技术参数

生命周期：	Active	包装说明：	SOP,
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.69	系列：	HCT
JESD-30 代码：	R-PDSO-G14	长度：	8.65 mm
逻辑集成电路类型：	J-K FLIP-FLOP	位数：	2
功能数量：	2	端子数量：	14
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出极性：	COMPLEMENTARY	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	传播延迟（tpd）：	54 ns
筛选级别：	AEC-Q100	座面最大高度：	1.75 mm
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	触发器类型：	NEGATIVE EDGE
宽度：	3.9 mm	最小 fmax：	20 MHz
Base Number Matches：	1

74HCT107D-Q100 数据手册

74HC107-Q100; 74HCT107-Q100

Dual JK flip-flop with reset; negative-edge trigger

Rev. 2 — 26 January 2015

Product data sheet

1. General description

The 74HC107-Q100; 74HCT107-Q100 is a dual negative edge triggered JK flip-flop

featuring individual J and K inputs, clock (CP) and reset (R) inputs and complementary Q

and Q outputs. The reset is an asynchronous active LOW input and operates

independently of the clock input. The J and K inputs control the state changes of the

flip-flops as described in the mode select function table. The J and K inputs must be stable

one set-up time prior to the HIGH-to-LOW clock transition for predictable operation. Inputs

include clamp diodes that enable the use of current limiting resistors to interface inputs to

voltages in excess of V_CC

This product has been qualified to the Automotive Electronics Council (AEC) standard

Q100 (Grade 1) and is suitable for use in automotive applications.

2. Features and benefits

 Automotive product qualification in accordance with AEC-Q100 (Grade 1)

 Specified from 40 C to +85 C and from 40 C to +125 C

 Input levels:

 For 74HC107-Q100: CMOS level

 For 74HCT107-Q100: TTL level

 Complies with JEDEC standard no. 7A

 ESD protection:

 MIL-STD-883, method 3015 exceeds 2000 V

 HBM JESD22-A114F exceeds 2000 V

 MM JESD22-A115-A exceeds 200 V (C = 200 pF, R = 0 )

 Multiple package options

3. Ordering information

Table 1.

Ordering information

Type number

Package

Temperature range Name

Description

Version

74HC107D-Q100

74HCT107D-Q100

74HC107PW-Q100

40 C to +125 C

SO14

plastic small outline package; 14 leads; body width SOT108-1

3.9 mm

40 C to +125 C

TSSOP14 plastic thin shrink small outline package; 14 leads; SOT402-1

body width 4.4 mm

12 3 4 5 6 7...17

中文翻译

下载PDF

与74HCT107D-Q100相关器件

型号	品牌	获取价格	描述	数据表
74HCT107D-T	ETC	获取价格	J-K-Type Flip-Flop
74HCT107N	NXP	获取价格	Dual JK flip-flop with reset; negative-edge trigger
74HCT107N-B	PHILIPS	获取价格	J-K Flip-Flop, 2-Func, Negative Edge Triggered, CMOS, PDIP14
74HCT107PW	NXP	获取价格	Dual JK flip-flop with reset; negative-edge trigger
74HCT109	NXP	获取价格	Dual JK flip-flop with set and reset; positive-edge trigger
74HCT109D	NXP	获取价格	Dual JK flip-flop with set and reset; positive-edge trigger
74HCT109D	NEXPERIA	获取价格	Dual JK flip-flop with set and reset; positive-edge-triggerProduction
74HCT109D,653	NXP	获取价格	74HC(T)109 - Dual JK flip-flop with set and reset; positive-edge trigger SOP 16-Pin
74HCT109DB	NXP	获取价格	Dual JK flip-flop with set and reset; positive-edge trigger
74HCT109DB,118	NXP	获取价格	74HC(T)109 - Dual JK flip-flop with set and reset; positive-edge trigger SSOP1 16-Pin

与74HCT107D-Q100相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

38
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

30
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

58
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

54

产品中心

服务支持

精选活动

关于我们

帮助中心

74HCT107D-Q100

74HCT107D-Q100 技术参数

74HCT107D-Q100 数据手册

与74HCT107D-Q100相关器件

与74HCT107D-Q100相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74HCT107D-Q100

74HCT107D-Q100 技术参数

74HCT107D-Q100 数据手册

与74HCT107D-Q100相关器件

与74HCT107D-Q100相关文章

您还可以找

您在本页遇到什么问题？