Datasheet > 74AUP2G125DC,125

74AUP2G125DC,125

更新时间： 2024-11-16 14:47:03

品牌	Logo	应用领域
恩智浦 - NXP		驱动光电二极管逻辑集成电路
页数	文件大小	规格书
24页	305K
描述
74AUP2G125 - Low-power dual buffer/line driver; 3-state SSOP 8-Pin

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

74AUP2G125DC,125 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
零件包装代码：	SSOP	包装说明：	2.30 MM, PLASTIC, MO-187, SOT765-1, VSSOP-8
针数：	8	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.55
控制类型：	ENABLE LOW	系列：	AUP/ULP/V
JESD-30 代码：	R-PDSO-G8	长度：	2.3 mm
负载电容（CL）：	30 pF	逻辑集成电路类型：	BUS DRIVER
最大I（ol）：	0.0017 A	湿度敏感等级：	1
位数：	1	功能数量：	2
端口数量：	2	端子数量：	8
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出特性：	3-STATE	输出极性：	TRUE
封装主体材料：	PLASTIC/EPOXY	封装代码：	VSSOP
封装等效代码：	TSSOP8,.12,20	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, VERY THIN PROFILE, SHRINK PITCH	包装方法：	TAPE AND REEL
峰值回流温度（摄氏度）：	260	电源：	1.2/3.3 V
Prop。Delay @ Nom-Sup：	24 ns	传播延迟（tpd）：	24 ns
认证状态：	Not Qualified	座面最大高度：	1 mm
子类别：	Bus Driver/Transceivers	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	0.8 V	标称供电电压 (Vsup)：	1.1 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	NICKEL/PALLADIUM/GOLD (NI/PD/AU)
端子形式：	GULL WING	端子节距：	0.5 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	2 mm	Base Number Matches：	1

74AUP2G125DC,125 数据手册

74AUP2G125

Low-power dual buffer/line driver; 3-state

Rev. 10 — 8 February 2013

Product data sheet

1. General description

The 74AUP2G125 provides the dual non-inverting buffer/line driver with 3-state output.

The 3-state output is controlled by the output enable input (nOE). A HIGH level at pin nOE

causes the output to assume a high-impedance OFF-state. This device has the

input-disable feature, which allows floating input signals. The inputs are disabled when the

output enable input nOE) is HIGH.

Schmitt trigger action at all inputs makes the circuit tolerant to slower input rise and fall

times across the entire V_CCrange from 0.8 V to 3.6 V. This device ensures a very low

static and dynamic power consumption across the entire V_CCrange from 0.8 V to 3.6 V.

This device is fully specified for partial power-down applications using I_OFF. The I_OFF

circuitry disables the output, preventing a damaging backflow current through the device

when it is powered down.

2. Features and benefits

 Wide supply voltage range from 0.8 V to 3.6 V

 High noise immunity

 Complies with JEDEC standards:

 JESD8-12 (0.8 V to 1.3 V)

 JESD8-11 (0.9 V to 1.65 V)

 JESD8-7 (1.2 V to 1.95 V)

 JESD8-5 (1.8 V to 2.7 V)

 JESD8-B (2.7 V to 3.6 V)

 ESD protection:

 HBM JESD22-A114F Class 3A exceeds 5000 V

 MM JESD22-A115-A exceeds 200 V

 CDM JESD22-C101E exceeds 1000 V

 Low static power consumption; I_CC= 0.9 A (maximum)

 Latch-up performance exceeds 100 mA per JESD78B Class II

 Inputs accept voltages up to 3.6 V

 Low noise overshoot and undershoot < 10 % of V_CC

 Input-disable feature allows floating input conditions

 I_OFFcircuitry provides partial power-down mode operation

 Multiple package options

 Specified from 40 C to +85 C and 40 C to +125 C

12 3 4 5 6 7...24

中文翻译

下载PDF

74AUP2G125DC,125 替代型号

型号	品牌	替代类型	描述	数据表
74AUP2G126DC,125	NXP	完全替代	74AUP2G126 - Low-power dual buffer/line driver; 3-state SSOP 8-Pin
74AUP2G125GM,125	NXP	完全替代	74AUP2G125 - Low-power dual buffer/line driver; 3-state QFN 8-Pin
74AUP2G126GM,125	NXP	类似代替	74AUP2G126 - Low-power dual buffer/line driver; 3-state QFN 8-Pin

与74AUP2G125DC,125相关器件

型号	品牌	获取价格	描述	数据表
74AUP2G125DC-G	NXP	获取价格	Low-power dual buffer/line driver; 3-state
74AUP2G125GD	NXP	获取价格	Low-power dual buffer/line driver; 3-state
74AUP2G125GD,125	NXP	获取价格	74AUP2G125 - Low-power dual buffer/line driver; 3-state SON 8-Pin
74AUP2G125GF	NXP	获取价格	Low-power dual buffer/line driver; 3-state
74AUP2G125GF,115	NXP	获取价格	74AUP2G125 - Low-power dual buffer/line driver; 3-state SON 8-Pin
74AUP2G125GM	NXP	获取价格	Low-power dual buffer/line driver; 3-state
74AUP2G125GM,125	NXP	获取价格	74AUP2G125 - Low-power dual buffer/line driver; 3-state QFN 8-Pin
74AUP2G125GM-G	NXP	获取价格	IC,BUFFER/DRIVER,DUAL,1-BIT,CMOS,LLCC,8PIN,PLASTIC
74AUP2G125GN	NXP	获取价格	Low-power dual buffer/line driver; 3-state
74AUP2G125GN	NEXPERIA	获取价格	Low-power dual buffer/line driver; 3-stateProduction

与74AUP2G125DC,125相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

14
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

7
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

36
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

31

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP2G125DC,125

74AUP2G125DC,125 技术参数

74AUP2G125DC,125 数据手册

74AUP2G125DC,125 替代型号

与74AUP2G125DC,125相关器件

与74AUP2G125DC,125相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP2G125DC,125

74AUP2G125DC,125 技术参数

74AUP2G125DC,125 数据手册

74AUP2G125DC,125 替代型号

与74AUP2G125DC,125相关器件

与74AUP2G125DC,125相关文章

您还可以找

您在本页遇到什么问题？