Datasheet > 74AUP2G00DC-G

74AUP2G00DC-G

更新时间： 2024-01-21 11:06:19

品牌	Logo	应用领域
恩智浦 - NXP		栅光电二极管逻辑集成电路触发器
页数	文件大小	规格书
17页	82K
描述
Low-power dual 2-input NAND gate

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AUP2G00DC-G 技术参数

Source Url Status Check Date：	2013-06-14 00:00:00	是否无铅：	含铅
是否Rohs认证：	符合	生命周期：	Obsolete
包装说明：	TSSOP, TSSOP8,.12,20	Reach Compliance Code：	unknown
风险等级：	5.78	JESD-30 代码：	R-PDSO-G8
负载电容（CL）：	30 pF	逻辑集成电路类型：	NAND GATE
最大I（ol）：	0.0017 A	端子数量：	8
最高工作温度：	125 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP8,.12,20	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	电源：	1.2/3.3 V
Prop。Delay @ Nom-Sup：	24.9 ns	认证状态：	Not Qualified
施密特触发器：	NO	子类别：	Gates
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子形式：	GULL WING
端子节距：	0.5 mm	端子位置：	DUAL
Base Number Matches：	1

74AUP2G00DC-G 数据手册

74AUP2G00

NXP Semiconductors

Low-power dual 2-input NAND gate

6. Pinning information

6.1 Pinning

74AUP2G00

GND

001aae363

Transparent top view

001aae362

Fig 4. Pin conﬁguration SOT765-1 (VSSOP8)

Fig 5. Pin conﬁguration SOT833-1 (XSON8)

74AUP2G00

terminal 1

index area

74AUP2G00

GND

001aae364

001aai218

Transparent top view

Fig 6. Pin conﬁguration SOT996-2 (XSON8U)

Fig 7. Pin conﬁguration SOT902-1 (XQFN8U)

6.2 Pin description

Table 3.

Symbol

Pin description

Description

SOT765-1, SOT833-1 and

SOT902-1

SOT996-2

1A, 2A

1B, 2B

GND

1, 5

2, 6

7, 3

6, 2

data input

ground (0 V)

data output

supply voltage

1Y, 2Y

V_CC

7, 3

1, 5

74AUP2G00_4

Product data sheet

Rev. 04 — 5 June 2008

3 of 17

1 234 5 6 7...17

下载PDF

与74AUP2G00DC-G相关器件

型号	品牌	描述	获取价格	数据表
74AUP2G00DC-Q100	NEXPERIA	Low-power dual 2-input NAND gateProduction	获取价格
74AUP2G00GD	NXP	Low-power dual 2-input NAND gate	获取价格
74AUP2G00GD,125	NXP	74AUP2G00 - Low-power dual 2-input NAND gate SON 8-Pin	获取价格
74AUP2G00GM	NXP	Low-power dual 2-input NAND gate	获取价格
74AUP2G00GM,125	NXP	74AUP2G00 - Low-power dual 2-input NAND gate QFN 8-Pin	获取价格
74AUP2G00GN	NEXPERIA	Low-power dual 2-input NAND gateProduction	获取价格