Datasheet > 74AUP1Z125GS

74AUP1Z125GS

更新时间： 2024-01-04 13:48:57

品牌	Logo	应用领域
恩智浦 - NXP		驱动光电二极管输出元件逻辑集成电路
页数	文件大小	规格书
32页	179K
描述
AUP/ULP/V SERIES, 1-BIT DRIVER, TRUE OUTPUT, PDSO6, 1 X 1 MM, 0.35 MM HEIGHT, SOT-1202, SON-6

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AUP1Z125GS 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	VSON,	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.63
系列：	AUP/ULP/V	JESD-30 代码：	S-PDSO-N6
JESD-609代码：	e3	长度：	1 mm
逻辑集成电路类型：	BUS DRIVER	湿度敏感等级：	1
位数：	1	功能数量：	1
端口数量：	2	端子数量：	6
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出特性：	3-STATE	输出极性：	TRUE
封装主体材料：	PLASTIC/EPOXY	封装代码：	VSON
封装形状：	SQUARE	封装形式：	SMALL OUTLINE, VERY THIN PROFILE
峰值回流温度（摄氏度）：	260	传播延迟（tpd）：	23.9 ns
认证状态：	Not Qualified	座面最大高度：	0.35 mm
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	0.8 V
标称供电电压 (Vsup)：	1.1 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	Tin (Sn)	端子形式：	NO LEAD
端子节距：	0.35 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	宽度：	1 mm
Base Number Matches：	1

74AUP1Z125GS 数据手册

74AUP1Z125

Low-power X-tal driver with enable and internal resistor;

3-state

Rev. 4 — 1 December 2011

Product data sheet

1. General description

The 74AUP1Z125 combines the functions of the 74AUP1GU04 and 74AUP1G125 with

enable circuitry and an internal bias resistor to provide a device optimized for use in

crystal oscillator applications.

When not in use the EN input can be driven HIGH, pulling up the X1 input and putting the

device in a low power disable mode. Schmitt trigger action at the EN input makes the

circuit tolerant to slower input rise and fall times across the entire V_CCrange from 0.8 V to

3.6 V.

This device is fully specified for partial power-down applications using I_OFFat output Y.

The I_OFFcircuitry disables the output Y, preventing the damaging backflow current through

the device when it is powered down.

The integration of the two devices into the 74AUP1Z125 produces the benefits of a

compact footprint, lower power dissipation and stable operation over a wide range of

frequency and temperature.

2. Features and benefits

 Wide supply voltage range from 0.8 V to 3.6 V

 High noise immunity

 ESD protection:

 HBM JESD22-A114F Class 3A exceeds 5000 V

 MM JESD22-A115-A exceeds 200 V

 CDM JESD22-C101E exceeds 1000 V

 Latch-up performance exceeds 100 mA per JESD78B Class II

 Inputs accept voltages up to 3.6 V

 Low noise overshoot and undershoot < 10 % of V_CC

 I_OFFcircuitry provides partial power-down mode operation at output Y

 Multiple package options

 Specified from 40 C to +85 C and 40 C to +125 C

12 3 4 5 6 7...32

下载PDF

与74AUP1Z125GS相关器件

型号	品牌	描述	获取价格	数据表
74AUP1Z125GW	NXP	Low-power X-tal driver with enable and internal resistor	获取价格
74AUP1Z125GW	NEXPERIA	Low-power X-tal driver with enable and internal resistor; 3-stateProduction	获取价格
74AUP1Z125GW-G	NXP	IC AUP/ULP/V SERIES, 1-BIT DRIVER, INVERTED OUTPUT, PDSO6, PLASTIC, ROHS COMPLIANT, SOT-36	获取价格
74AUP2G00	NXP	Low-power dual 2-input NAND gate	获取价格
74AUP2G00	DIODES	Dual 2 Input NAND Logic Gates	获取价格
74AUP2G00DC	NXP	Low-power dual 2-input NAND gate	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1Z125GS

74AUP1Z125GS 技术参数

74AUP1Z125GS 数据手册

与74AUP1Z125GS相关器件

与74AUP1Z125GS相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1Z125GS

74AUP1Z125GS 技术参数

74AUP1Z125GS 数据手册

与74AUP1Z125GS相关器件

与74AUP1Z125GS相关文章

您还可以找

您在本页遇到什么问题？