Datasheet > 驱动程序和接口 > 线路驱动器或接收器> 74AUP1Z125GW

74AUP1Z125GW

更新时间： 2024-11-18 04:00:55

品牌	Logo	应用领域
恩智浦 - NXP		总线驱动器总线收发器逻辑集成电路光电二极管
页数	文件大小	规格书
27页	122K
描述
Low-power X-tal driver with enable and internal resistor

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AUP1Z125GW 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
零件包装代码：	SOT-363	包装说明：	PLASTIC, SOT-363, SC-88, 6 PIN
针数：	6	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.4
系列：	AUP/ULP/V	JESD-30 代码：	R-PDSO-G6
JESD-609代码：	e3	长度：	2 mm
逻辑集成电路类型：	BUS DRIVER	湿度敏感等级：	1
位数：	1	功能数量：	1
端口数量：	2	端子数量：	6
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出特性：	3-STATE	输出极性：	TRUE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：	260	传播延迟（tpd）：	23.9 ns
认证状态：	Not Qualified	座面最大高度：	1.1 mm
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	0.8 V
标称供电电压 (Vsup)：	1.1 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	Tin (Sn)	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	宽度：	1.25 mm
Base Number Matches：	1

74AUP1Z125GW 数据手册

74AUP1Z125

Low-power X-tal driver with enable and internal resistor

Rev. 01 — 3 August 2006

Product data sheet

1. General description

The 74AUP1Z125 is a high-performance, low-power, low-voltage, Si-gate CMOS device,

superior to most advanced CMOS compatible TTL families.

When not in use the EN input can be driven HIGH, pulling up the X1 input and putting the

device in a low power disable mode. Schmitt-trigger action at the EN input makes the

circuit tolerant to slower input rise and fall times across the entire V_CCrange from 0.8 V to

3.6 V.

This device ensures a very low static and dynamic power consumption across the entire

V_CCrange from 0.8 V to 3.6 V.

This device is fully speciﬁed for partial Power-down applications using I_OFFat output Y.

The I_OFFcircuitry disables the output Y, preventing the damaging backﬂow current through

the device when it is powered down.

The 74AUP1Z125 combines the functions of the 74AUP1GU04 and 74AUP1G125 to

provide a device optimized for use in crystal oscillator applications.

The integration of the two devices into the 74AUP1Z125 produces the beneﬁts of a

compact footprint, lower power dissipation and stable operation over a wide range of

frequency and temperature.

2. Features

■ Wide supply voltage range from 0.8 V to 3.6 V

■ High noise immunity

■ ESD protection:

◆ HBM JESD22-A114-C Class 3A. Exceeds 5000 V

◆ MM JESD22-A115-A exceeds 200 V

◆ CDM JESD22-C101-C exceeds 1000 V

■ Low static power consumption; I_CC= 0.9 µA (maximum)

■ Latch-up performance exceeds 100 mA per JESD 78 Class II

■ Inputs accept voltages up to 3.6 V

■ Low noise overshoot and undershoot < 10 % of V_CC

■ I_OFFcircuitry provides partial Power-down mode operation at output Y

■ Multiple package options

■ Speciﬁed from −40 °C to +85 °C and −40 °C to +125 °C

12 3 4 5 6 7...27

中文翻译

下载PDF

与74AUP1Z125GW相关器件

型号	品牌	获取价格	描述	数据表
74AUP1Z125GW-G	NXP	获取价格	IC AUP/ULP/V SERIES, 1-BIT DRIVER, INVERTED OUTPUT, PDSO6, PLASTIC, ROHS COMPLIANT, SOT-36
74AUP2G00	NXP	获取价格	Low-power dual 2-input NAND gate
74AUP2G00	DIODES	获取价格	Dual 2 Input NAND Logic Gates
74AUP2G00DC	NXP	获取价格	Low-power dual 2-input NAND gate
74AUP2G00DC	NEXPERIA	获取价格	Low-power dual 2-input NAND gateProduction
74AUP2G00DC-G	NXP	获取价格	Low-power dual 2-input NAND gate
74AUP2G00DC-Q100	NEXPERIA	获取价格	Low-power dual 2-input NAND gateProduction
74AUP2G00GD	NXP	获取价格	Low-power dual 2-input NAND gate
74AUP2G00GD,125	NXP	获取价格	74AUP2G00 - Low-power dual 2-input NAND gate SON 8-Pin
74AUP2G00GM	NXP	获取价格	Low-power dual 2-input NAND gate

与74AUP1Z125GW相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

17
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

12
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

42
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

36

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1Z125GW

74AUP1Z125GW 技术参数

74AUP1Z125GW 数据手册

与74AUP1Z125GW相关器件

与74AUP1Z125GW相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1Z125GW

74AUP1Z125GW 技术参数

74AUP1Z125GW 数据手册

与74AUP1Z125GW相关器件

与74AUP1Z125GW相关文章

您还可以找

您在本页遇到什么问题？