5秒后页面跳转
74AUP1G07GW,125 PDF预览

74AUP1G07GW,125

更新时间: 2024-01-28 00:16:54
品牌 Logo 应用领域
恩智浦 - NXP PC光电二极管逻辑集成电路
页数 文件大小 规格书
19页 340K
描述
74AUP1G07 - Low-power buffer with open-drain output TSSOP 5-Pin

74AUP1G07GW,125 技术参数

是否Rohs认证:符合生命周期:Transferred
零件包装代码:TSSOP包装说明:TSSOP, TSSOP5/6,.08
针数:5Reach Compliance Code:compliant
HTS代码:8542.39.00.01风险等级:5.35
Is Samacsys:N系列:AUP/ULP/V
JESD-30 代码:R-PDSO-G5JESD-609代码:e3
长度:2 mm负载电容(CL):30 pF
逻辑集成电路类型:BUFFER最大I(ol):0.0017 A
湿度敏感等级:1功能数量:1
输入次数:1端子数量:5
最高工作温度:125 °C最低工作温度:-40 °C
输出特性:OPEN-DRAIN封装主体材料:PLASTIC/EPOXY
封装代码:TSSOP封装等效代码:TSSOP5/6,.08
封装形状:RECTANGULAR封装形式:SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
包装方法:TAPE AND REEL峰值回流温度(摄氏度):260
电源:1.2/3.3 VProp。Delay @ Nom-Sup:20.7 ns
传播延迟(tpd):20.7 ns认证状态:Not Qualified
施密特触发器:NO座面最大高度:1.1 mm
子类别:Gates最大供电电压 (Vsup):3.6 V
最小供电电压 (Vsup):0.8 V标称供电电压 (Vsup):1.1 V
表面贴装:YES技术:CMOS
温度等级:AUTOMOTIVE端子面层:Tin (Sn)
端子形式:GULL WING端子节距:0.65 mm
端子位置:DUAL处于峰值回流温度下的最长时间:30
宽度:1.25 mmBase Number Matches:1

74AUP1G07GW,125 数据手册

 浏览型号74AUP1G07GW,125的Datasheet PDF文件第1页浏览型号74AUP1G07GW,125的Datasheet PDF文件第2页浏览型号74AUP1G07GW,125的Datasheet PDF文件第4页浏览型号74AUP1G07GW,125的Datasheet PDF文件第5页浏览型号74AUP1G07GW,125的Datasheet PDF文件第6页浏览型号74AUP1G07GW,125的Datasheet PDF文件第7页 
74AUP1G07  
NXP Semiconductors  
Low-power buffer with open-drain output  
6. Pinning information  
6.1 Pinning  
74AUP1G07  
74AUP1G07  
n.c.  
A
1
2
3
6
5
4
V
CC  
1
2
3
5
4
n.c.  
A
V
Y
CC  
n.c.  
Y
GND  
GND  
001aaf413  
Transparent top view  
001aaf412  
Fig 4. Pin configuration SOT353-1  
Fig 5. Pin configuration SOT886  
74AUP1G07  
74AUP1G07  
n.c.  
A
1
2
5
4
V
Y
CC  
n.c.  
A
1
2
3
6
5
4
V
CC  
3
GND  
n.c.  
Y
GND  
001aaf414  
aaa-002999  
Transparent top view  
Transparent top view  
Fig 6. Pin configuration SOT891, SOT1115 and  
SOT1202  
Fig 7. Pin configuration SOT1226 (X2SON5)  
6.2 Pin description  
Table 3.  
Symbol  
Pin description  
Pin  
Description  
TSSOP5 and X2SON5  
XSON6  
n.c.  
A
1
2
3
4
-
1
2
3
4
5
6
not connected  
data input  
GND  
Y
ground (0 V)  
data output  
n.c.  
VCC  
not connected  
supply voltage  
5
74AUP1G07  
All information provided in this document is subject to legal disclaimers.  
© NXP B.V. 2012. All rights reserved.  
Product data sheet  
Rev. 7 — 16 July 2012  
3 of 19  
 
 
 

与74AUP1G07GW,125相关器件

型号 品牌 描述 获取价格 数据表
74AUP1G07GW-G NXP 暂无描述

获取价格

74AUP1G07GW-Q100 NEXPERIA Low-power buffer with open-drain outputProduction

获取价格

74AUP1G07GX NXP AUP/ULP/V SERIES, 1-INPUT NON-INVERT GATE, PDSO5, 0.80 X 0.80 MM, 0.35 MM HEIGHT, PLASTIC,

获取价格

74AUP1G07GX NEXPERIA Low-power buffer with open-drain outputProduction

获取价格

74AUP1G07GX4 NEXPERIA Low-power buffer with open-drain outputProduction

获取价格

74AUP1G07SE DIODES SINGLE BUFFER/DRIVER WITH OPEN DRAIN OUTPUT

获取价格