Datasheet > 74ALVC574D,112

74ALVC574D,112

更新时间： 2024-11-25 15:29:35

品牌	Logo	应用领域
恩智浦 - NXP		/
页数	文件大小	规格书
17页	89K
描述
74ALVC574 - Octal D-type flip-flop; positive edge trigger; 3-state SOP 20-Pin

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74ALVC574D,112 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
零件包装代码：	SOP	包装说明：	7.50 MM, PLASTIC, MS-013, SOT163-1, SOP-20
针数：	20	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.33
系列：	ALVC/VCX/A	JESD-30 代码：	R-PDSO-G20
JESD-609代码：	e4	长度：	12.8 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	BUS DRIVER
最大频率@ Nom-Sup：	150000000 Hz	最大I（ol）：	0.024 A
湿度敏感等级：	1	位数：	8
功能数量：	1	端口数量：	2
端子数量：	20	最高工作温度：	85 °C
最低工作温度：	-40 °C	输出特性：	3-STATE
输出极性：	TRUE	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装等效代码：	SOP20,.4
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
峰值回流温度（摄氏度）：	260	电源：	3.3 V
Prop。Delay @ Nom-Sup：	3.6 ns	传播延迟（tpd）：	6.4 ns
认证状态：	Not Qualified	座面最大高度：	2.65 mm
子类别：	FF/Latches	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	1.65 V	标称供电电压 (Vsup)：	2.7 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	NICKEL PALLADIUM GOLD
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
触发器类型：	POSITIVE EDGE	宽度：	7.5 mm
Base Number Matches：	1

74ALVC574D,112 数据手册

74ALVC574

Octal D-type ﬂip-ﬂop; positive edge-trigger; 3-state

Rev. 02 — 8 November 2007

Product data sheet

1. General description

The 74ALVC574 is an octal D-type ﬂip-ﬂop featuring separate D-type inputs for each

ﬂip-ﬂop and 3-state outputs for bus-oriented applications. A clock input (CP) and an

outputs enable input (OE) are common to all ﬂip-ﬂops.

The eight ﬂip-ﬂops will store the state of their individual D-inputs that meet the set-up and

hold times requirements on the LOW to HIGH CP transition.

When pin OE is LOW, the contents of the eight ﬂip-ﬂops is available at the outputs. When

pin OE is HIGH, the outputs go to the high-impedance OFF-state. Operation of the OE

input does not affect the state of the ﬂip-ﬂops.

The 74ALVC574 is functionally identical to the 74ALVC374, but has a different pin

arrangement.

2. Features

■ Wide supply voltage range from 1.65 V to 3.6 V

■ 3.6 V tolerant inputs/outputs

■ CMOS low power consumption

■ Direct interface with TTL levels (2.7 V to 3.6 V)

■ Power-down mode

■ Latch-up performance exceeds 250 mA

■ Complies with JEDEC standards:

◆ JESD8-7 (1.65 V to 1.95 V)

◆ JESD8-5 (2.3 V to 2.7 V)

◆ JESD8B/JESD36 (2.7 V to 3.6 V)

■ ESD protection:

◆ HBM JESD22-A114E exceeds 2000 V

◆ MM JESD22-A115A exceeds 200 V

12 3 4 5 6 7...17

中文翻译

下载PDF

与74ALVC574D,112相关器件

型号	品牌	获取价格	描述	数据表
74ALVC574D,118	NXP	获取价格	74ALVC574 - Octal D-type flip-flop; positive edge trigger; 3-state SOP 20-Pin
74ALVC574PW	NXP	获取价格	Octal D-type flip-flop positive edge-trigger 3-state
74ALVC574PW	NEXPERIA	获取价格	Octal D-type flip-flop; positive edge-trigger; 3-stateProduction
74ALVC574PW,112	NXP	获取价格	74ALVC574 - Octal D-type flip-flop; positive edge trigger; 3-state TSSOP2 20-Pin
74ALVC574PW,118	NXP	获取价格	74ALVC574 - Octal D-type flip-flop; positive edge trigger; 3-state TSSOP2 20-Pin
74ALVC74	NXP	获取价格	Dual D-type flip-flop with set and reset; positive-edge trigger
74ALVC74BQ	NXP	获取价格	Dual D-type flip-flop with set and reset; positive-edge trigger
74ALVC74BQ	NEXPERIA	获取价格	Dual D-type flip-flop with set and reset; positive-edge triggerProduction
74ALVC74BQ,115	NXP	获取价格	74ALVC74 - Dual D-type flip-flop with set and reset; positive-edge trigger QFN 14-Pin
74ALVC74D	NXP	获取价格	Dual D-type flip-flop with set and reset; positive-edge trigger

与74ALVC574D,112相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

40
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

32
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

60
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

56

产品中心

服务支持

精选活动

关于我们

帮助中心

74ALVC574D,112

74ALVC574D,112 技术参数

74ALVC574D,112 数据手册

与74ALVC574D,112相关器件

与74ALVC574D,112相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74ALVC574D,112

74ALVC574D,112 技术参数

74ALVC574D,112 数据手册

与74ALVC574D,112相关器件

与74ALVC574D,112相关文章

您还可以找

您在本页遇到什么问题？