5秒后页面跳转
捷配首页

Datasheet > 74ACT11174DW
74ACT11174DW PDF预览

74ACT11174DW

更新时间： 2024-11-08 02:58:51
品牌 Logo 应用领域
德州仪器 - TI /
页数 文件大小 规格书
6页 77K
描述
HEX D-TYPE FLIP-FLOP WITH CLEAR

阅读下载

中文翻译

获取价格

74ACT11174DW 数据手册

 浏览型号74ACT11174DW的Datasheet PDF文件第2页浏览型号74ACT11174DW的Datasheet PDF文件第3页浏览型号74ACT11174DW的Datasheet PDF文件第4页浏览型号74ACT11174DW的Datasheet PDF文件第5页浏览型号74ACT11174DW的Datasheet PDF文件第6页 
ꢀ ꢁꢂ ꢃ ꢄꢅꢅꢅꢀ ꢁ  
ꢆꢇꢈ ꢉꢊ ꢋꢄꢌ ꢍꢇꢉ ꢎꢏ ꢐ ꢍꢋꢎ ꢏꢑ ꢍꢉꢒ ꢐ ꢄ ꢆꢉ ꢃ ꢏꢇ ꢂꢓ  
ꢔ
ꢔ
SCAS145 − D3435, MARCH 1990 − REVISED APRIL 1993  
DW OR N PACKAGE  
(TOP VIEW)  
• Inputs Are TTL-Voltage Compatible  
• Applications Include: Buffer/Storage  
Registers, Shift Registers, Pattern  
Generators  
1Q  
2Q  
CLR  
1D  
1
2
3
4
5
6
7
8
9
10  
20  
19  
18  
17  
16  
15  
14  
• Fully-Buffered Outputs for Maximum  
3Q  
2D  
Isolation From External Disturbances  
GND  
GND  
GND  
GND  
4Q  
3D  
• Flow-Through Architecture Optimizes  
V
CC  
PCB Layout  
V
CC  
4D  
• Center-Pin V  
and GND Configurations  
Minimize High-Speed Switching Noise  
CC  
13 5D  
12 6D  
5Q  
• EPICt (Enhanced-Performance Implanted  
11  
6Q  
CLK  
CMOS) 1-mm Process  
• 500-mA Typical Latch-Up Immunity at 125°C  
• Package Options Include Plastic  
Small-Outline Packages and Standard  
Plastic 300-mil DIPs  
description  
This device contains six D-type flip-flops and is positive-edge-triggered with a direct clear input. Information at  
the D inputs meeting the setup time requirements is transferred to the outputs on the positive-going edge of the  
clock pulse. Clock triggering occurs at a particular voltage level and is not directly related to the transition time  
of the positive-going pulse. When the clock input is at either the high or low level, the D input signal has no effect  
at the output.  
The 74ACT11174 is characterized for operation from − 40°C to 85°C.  
FUNCTION TABLE  
(each flip-flop)  
INPUTS  
OUTPUT  
Q
CLR  
L
CLK  
X
D
X
H
L
L
H
L
H
↑
H
↑
H
L
X
Q
0
EPIC is a trademark of Texas Instruments Incorporated.  
ꢍ
ꢍ
ꢓ
ꢑ
ꢦ
ꢊ
ꢡ
ꢕ
ꢃ
ꢟ
ꢄ
ꢠ
ꢐ
ꢚ
ꢑ
ꢘ
ꢖ
ꢙ
ꢊ
ꢂ
ꢄ
ꢂ
ꢗ
ꢘ
ꢢ
ꢙ
ꢚ
ꢠ
ꢛ
ꢜ
ꢝ
ꢝ
ꢞ
ꢞ
ꢗ
ꢗ
ꢚ
ꢚ
ꢘ
ꢘ
ꢗ
ꢟ
ꢟ
ꢣ
ꢠ
ꢡ
ꢛ
ꢛ
ꢢ
ꢢ
ꢘ
ꢞ
ꢝ
ꢜ
ꢟ
ꢟ
ꢚ
ꢙ
ꢣ
ꢄꢢ  
ꢡ
ꢤ
ꢟ
ꢥ
ꢗ
ꢠ
ꢝ
ꢟ
ꢞ
ꢗ
ꢞ
ꢚ
ꢛ
ꢘ
ꢡ
ꢦ
ꢝ
ꢘ
ꢞ
ꢞ
ꢢ
ꢟ
ꢧ
Copyright 1993, Texas Instruments Incorporated  
ꢛ
ꢚ
ꢠ
ꢞ
ꢚ
ꢛ
ꢜ
ꢞ
ꢚ
ꢟ
ꢣ
ꢗ
ꢙ
ꢗ
ꢠ
ꢢ
ꢛ
ꢞ
ꢨ
ꢞ
ꢢ
ꢛ
ꢚ
ꢙ
ꢩ
ꢝ
ꢐ
ꢘ
ꢜ
ꢢ
ꢟ
ꢞ
ꢝ
ꢘ
ꢦ
ꢝ
ꢛ
ꢦ
ꢪ
ꢝ
ꢞ ꢢ ꢟ ꢞꢗ ꢘꢬ ꢚꢙ ꢝ ꢥꢥ ꢣꢝ ꢛ ꢝ ꢜ ꢢ ꢞ ꢢ ꢛ ꢟ ꢧ  
ꢛ
ꢛ
ꢝ
ꢘ
ꢞ
ꢫ
ꢧ
ꢍ
ꢛ
ꢚ
ꢦ
ꢡ
ꢠ
ꢞ
ꢗ
ꢚ
ꢘ
ꢣ
ꢛ
ꢚ
ꢠ
ꢢ
ꢟ
ꢟ
ꢗ
ꢘ
ꢬ
ꢦ
ꢚ
ꢢ
ꢟ
ꢘ
ꢚ
ꢞ
ꢘ
ꢢ
ꢠ
ꢢ
ꢟ
ꢟ
ꢝ
ꢛ
ꢗ
ꢥ
ꢫ
ꢗ
ꢘ
ꢠ
ꢥ
ꢡ
ꢦ
ꢢ
2−1  
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
123456

中文翻译

下载PDF

与74ACT11174DW相关器件

型号 品牌 获取价格 描述 数据表
74ACT11174DWR TI

获取价格

 		6-Bit Positive-Edge-Triggered D-Type Flip-Flops With Clear 20-SOIC -40 to 85
74ACT11174J TI

获取价格

 		IC,FLIP-FLOP,HEX,D TYPE,ACT-CMOS,DIP,20PIN,CERAMIC
74ACT11174N PHILIPS

获取价格

 		D Flip-Flop, 6-Func, Positive Edge Triggered, CMOS, PDIP20
74ACT11174N TI

获取价格

 		6-Bit Positive-Edge-Triggered D-Type Flip-Flops With Clear 20-PDIP -40 to 85
74ACT11175 TI

获取价格

 		QUADRUPLE D-TYPE FLIP-FLOP WITH CLEAR
74ACT11175D TI

获取价格

 		IC,FLIP-FLOP,QUAD,D TYPE,ACT-CMOS,SOP,20PIN,PLASTIC
74ACT11175D PHILIPS

获取价格

 		D Flip-Flop, 4-Func, Positive Edge Triggered, CMOS, PDSO20
74ACT11175D YAGEO

获取价格

 		D Flip-Flop, ACT Series, 1-Func, Positive Edge Triggered, 4-Bit, Complementary Output, CMO
74ACT11175D-T YAGEO

获取价格

 		D Flip-Flop, ACT Series, 1-Func, Positive Edge Triggered, 4-Bit, Complementary Output, CMO
74ACT11175DW ROCHESTER

获取价格

 		D Flip-Flop,

与74ACT11174DW相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证