Datasheet > 72V3640L7-5PFGI

72V3640L7-5PFGI

更新时间： 2024-11-23 21:07:39

品牌	Logo	应用领域
艾迪悌 - IDT		时钟先进先出芯片内存集成电路
页数	文件大小	规格书
46页	329K
描述
FIFO, 1KX36, 5ns, Synchronous, CMOS, PQFP128, GREEN, PLASTIC, TQFP-128

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

72V3640L7-5PFGI 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	QFP
包装说明：	LFQFP, QFP128,.63X.87,20	针数：	128
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.32.00.71	风险等级：	5.25
最长访问时间：	5 ns	其他特性：	RETRANSMIT; AUTO POWER DOWN; ASYNCHRONOUS MODE IS ALSO POSSIBLE
最大时钟频率 (fCLK)：	133.3 MHz	周期时间：	7.5 ns
JESD-30 代码：	R-PQFP-G128	JESD-609代码：	e3
长度：	20 mm	内存密度：	36864 bit
内存集成电路类型：	OTHER FIFO	内存宽度：	36
湿度敏感等级：	3	功能数量：	1
端子数量：	128	字数：	1024 words
字数代码：	1000	工作模式：	SYNCHRONOUS
最高工作温度：	85 °C	最低工作温度：	-40 °C
组织：	1KX36	可输出：	YES
封装主体材料：	PLASTIC/EPOXY	封装代码：	LFQFP
封装等效代码：	QFP128,.63X.87,20	封装形状：	RECTANGULAR
封装形式：	FLATPACK, LOW PROFILE, FINE PITCH	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	260	电源：	3.3 V
认证状态：	Not Qualified	座面最大高度：	1.6 mm
最大待机电流：	0.015 A	子类别：	FIFOs
最大压摆率：	0.04 mA	最大供电电压 (Vsup)：	3.45 V
最小供电电压 (Vsup)：	3.15 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	Matte Tin (Sn) - annealed
端子形式：	GULL WING	端子节距：	0.5 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
宽度：	14 mm	Base Number Matches：	1

72V3640L7-5PFGI 数据手册

3.3VHIGH-DENSITYSUPERSYNC™II36-BITFIFO

1,024 x 36, 2,048 x 36

4,096 x 36, 8,192 x 36

16,384 x 36, 32,768 x 36

IDT72V3640,IDT72V3650

IDT72V3660,IDT72V3670

IDT72V3680,IDT72V3690

• Zero latency retransmit

• Auto power down minimizes standby power consumption

• Master Reset clears entire FIFO

FEATURES:

• Choose among the following memory organizations:Commercial

IDT72V3640

IDT72V3650

IDT72V3660

IDT72V3670

IDT72V3680

IDT72V3690

⎯

1,024 x 36

2,048 x 36

4,096 x 36

8,192 x 36

16,384 x 36

32,768 x 36

• Partial Reset clears data, but retains programmable settings

• Empty, Full and Half-Full flags signal FIFO status

• Programmable Almost-Empty and Almost-Full flags, each flag can

default to one of eight preselected offsets

• Selectable synchronous/asynchronous timing modes for Almost-

Empty and Almost-Full flags

• Program programmable flags by either serial or parallel means

• Select IDT Standard timing (using EF and FF flags) or First Word

Fall Through timing (using OR and IR flags)

• Output enable puts data outputs into high impedance state

• Easily expandable in depth and width

• JTAG port, provided for Boundary Scan function (PBGA Only)

• Independent Read and Write Clocks (permit reading and writing

simultaneously)

• Availableina128-pinThinQuadFlatPack(TQFP)ora144-pinPlastic

Ball Grid Array (PBGA) (with additional features)

• High-performance submicron CMOS technology

• Industrial temperature range (–40°C to +85°C) is available

• Green parts available, see ordering information

• Up to 166 MHz Operation of the Clocks

• UserselectableAsynchronousreadand/orwriteports(PBGAOnly)

• User selectable input and output port bus-sizing

- x36 in to x36 out

- x36 in to x18 out

- x36 in to x9 out

- x18 in to x36 out

- x9 in to x36 out

• Pin to Pin compatible to the higher density of IDT72V36100 and

IDT72V36110

• Big-Endian/Little-Endian user selectable byte representation

• 5V input tolerant

• Fixed, low first word latency

FUNCTIONALBLOCKDIAGRAM

*Available on the PBGA package only.

D0 -Dn (x36, x18 or x9)

LD SEN

WEN

WCLK/WR

INPUT REGISTER

OFFSET REGISTER

FF/IR

PAF

EF/OR

PAE

FLAG

LOGIC

WRITE CONTROL

LOGIC

ASYW

FWFT/SI

PFM

RAM ARRAY

FSEL0

FSEL1

1,024 x 36, 2,048 x 36

4,096 x 36, 8,192 x 36

16,384 x 36, 32,768 x 36

WRITE POINTER

READ POINTER

CONTROL

LOGIC

READ

CONTROL

LOGIC

ASYR

OUTPUT REGISTER

BUS

CONFIGURATION

MRS

PRS

RESET

LOGIC

RCLK/RD

REN

TCK

TRST

JTAG CONTROL

(BOUNDARY SCAN)

TMS

TDI

TDO

4667 drw01

Q0 -Qn (x36, x18 or x9)

IDTandtheIDTlogoareregisteredtrademarksofIntegratedDeviceTechnology,Inc.TheSuperSyncIIFIFOisatrademarkofIntegratedDeviceTechnology,Inc.

OCTOBER2014

COMMERCIAL AND INDUSTRIAL TEMPERATURE RANGES

DSC-4667/17

12 3 4 5 6 7...46

中文翻译

下载PDF

72V3640L7-5PFGI 替代型号

型号	品牌	替代类型	描述	数据表
SN74V3640-7PEU	TI	类似代替	3.3-V CMOS FIRST-IN, FIRST-OUT MEMORIES

与72V3640L7-5PFGI相关器件

型号	品牌	获取价格	描述	数据表
72V3641	RENESAS	获取价格	1K x 36 SyncFIFO, 3.3V
72V3641L15PFG	IDT	获取价格	3.3 VOLT CMOS SyncFIFO
72V3641L15PFG8	IDT	获取价格	3.3 VOLT CMOS SyncFIFO
72V3641L20PF	IDT	获取价格	TQFP-120, Tray
72V3641L20PFG	IDT	获取价格	FIFO, 1KX36, 12ns, Synchronous, CMOS, PQFP120, GREEN, TQFP-120
72V3641L20PQFG	IDT	获取价格	FIFO, 1KX36, 12ns, Synchronous, CMOS, PQFP132, GREEN, PLASTIC, QFP-132
72V3642	RENESAS	获取价格	1K x 36 x 2 SyncBiFIFO, 3.3V
72V3642L10PF	IDT	获取价格	TQFP-120, Tray
72V3642L10PFG	IDT	获取价格	3.3 VOLT CMOS SyncBiFIFO
72V3642L10PFG8	IDT	获取价格	3.3 VOLT CMOS SyncBiFIFO

与72V3640L7-5PFGI相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

36
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

28
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

56
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

53

产品中心

服务支持

精选活动

关于我们

帮助中心

72V3640L7-5PFGI

72V3640L7-5PFGI 技术参数

72V3640L7-5PFGI 数据手册

72V3640L7-5PFGI 替代型号

与72V3640L7-5PFGI相关器件

与72V3640L7-5PFGI相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

72V3640L7-5PFGI

72V3640L7-5PFGI 技术参数

72V3640L7-5PFGI 数据手册

72V3640L7-5PFGI 替代型号

与72V3640L7-5PFGI相关器件

与72V3640L7-5PFGI相关文章

您还可以找

您在本页遇到什么问题？