Datasheet > 72V36110L7-5BBGI8

72V36110L7-5BBGI8

更新时间： 2024-11-07 00:31:39

品牌	Logo	应用领域
艾迪悌 - IDT		时钟先进先出芯片内存集成电路
页数	文件大小	规格书
48页	310K
描述
3.3 VOLT HIGH-DENSITY SUPERSYNC II

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

72V36110L7-5BBGI8 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	PBGA
包装说明：	BGA, BGA144,12X12,40	针数：	144
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.32.00.71	风险等级：	5.13
Samacsys Description：	PBGA 13.0 X 13.0 MM X 1.0 MM PITCH	最长访问时间：	5 ns
其他特性：	RETRANSMIT; AUTO POWER DOWN; ASYNCHRONOUS MODE IS ALSO POSSIBLE	最大时钟频率 (fCLK)：	133.3 MHz
周期时间：	7.5 ns	JESD-30 代码：	S-PBGA-B144
JESD-609代码：	e1	长度：	13 mm
内存密度：	4718592 bit	内存集成电路类型：	OTHER FIFO
内存宽度：	36	湿度敏感等级：	3
功能数量：	1	端子数量：	144
字数：	131072 words	字数代码：	128000
工作模式：	SYNCHRONOUS	最高工作温度：	85 °C
最低工作温度：	-40 °C	组织：	128KX36
可输出：	YES	封装主体材料：	PLASTIC/EPOXY
封装代码：	BGA	封装等效代码：	BGA144,12X12,40
封装形状：	SQUARE	封装形式：	GRID ARRAY
并行/串行：	PARALLEL	峰值回流温度（摄氏度）：	260
电源：	3.3 V	认证状态：	Not Qualified
座面最大高度：	1.97 mm	最大待机电流：	0.015 A
子类别：	FIFOs	最大压摆率：	0.04 mA
最大供电电压 (Vsup)：	3.45 V	最小供电电压 (Vsup)：	3.15 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Tin/Silver/Copper (Sn/Ag/Cu)	端子形式：	BALL
端子节距：	1 mm	端子位置：	BOTTOM
处于峰值回流温度下的最长时间：	30	宽度：	13 mm
Base Number Matches：	1

72V36110L7-5BBGI8 数据手册

浏览型号72V36110L7-5BBGI8的Datasheet PDF文件第2页

浏览型号72V36110L7-5BBGI8的Datasheet PDF文件第3页

浏览型号72V36110L7-5BBGI8的Datasheet PDF文件第4页

浏览型号72V36110L7-5BBGI8的Datasheet PDF文件第5页

浏览型号72V36110L7-5BBGI8的Datasheet PDF文件第6页

浏览型号72V36110L7-5BBGI8的Datasheet PDF文件第7页

3.3 VOLT HIGH-DENSITY SUPERSYNC II™

36-BIT FIFO

65,536 x 36

131,072 x 36

IDT72V36100

IDT72V36110

• Empty, Full and Half-Full flags signal FIFO status

• Programmable Almost-Empty and Almost-Full flags, each flag can

default to one of eight preselected offsets

• Selectable synchronous/asynchronous timing modes for Almost-

Empty and Almost-Full flags

• Program programmable flags by either serial or parallel means

• Select IDT Standard timing (using EF and FF flags) or First Word

Fall Through timing (using OR and IR flags)

• Output enable puts data outputs into high impedance state

• Easily expandable in depth and width

• JTAG port, provided for Boundary Scan function (PBGA Only)

• Independent Read and Write Clocks (permit reading and writing

simultaneously)

• Availableina128-pinThinQuadFlatPack(TQFP)ora144-pinPlastic

Ball Grid Array (PBGA) (with additional features)

• Pin compatible to the SuperSync II (IDT72V3640/72V3650/72V3660/

72V3670/72V3680/72V3690)family

FEATURES:

• Choose among the following memory organizations:

IDT72V36100

IDT72V36110

⎯

65,536 x 36

131,072 x 36

• Higher density, 2Meg and 4Meg SuperSync II FIFOs

• Up to 166 MHz Operation of the Clocks

• UserselectableAsynchronousreadand/orwriteports(PBGAOnly)

• User selectable input and output port bus-sizing

- x36 in to x36 out

- x36 in to x18 out

- x36 in to x9 out

- x18 in to x36 out

- x9 in to x36 out

• Big-Endian/Little-Endian user selectable byte representation

• 5V input tolerant

• Fixed, low first word latency

• Zero latency retransmit

• High-performance submicron CMOS technology

• Industrial temperature range (–40°C to +85°C) is available

• Green parts available, see ordering information

• Auto power down minimizes standby power consumption

• Master Reset clears entire FIFO

• Partial Reset clears data, but retains programmable settings

FUNCTIONALBLOCKDIAGRAM

*Available on the PBGA package only.

D0 -Dn (x36, x18 or x9)

LD SEN

WEN

WCLK/WR

INPUT REGISTER

OFFSET REGISTER

FF/IR

PAF

EF/OR

FLAG

LOGIC

PAE

FWFT/SI

PFM

FSEL0

FSEL1

WRITE CONTROL

LOGIC

ASYW

RAM ARRAY

65,536 x 36

131,072 x 36

WRITE POINTER

READ POINTER

CONTROL

LOGIC

ASYR

READ

CONTROL

LOGIC

OUTPUT REGISTER

BUS

CONFIGURATION

MRS

PRS

RESET

LOGIC

RCLK/RD

REN

TCK

TRST

TMS

TDI

TDO

JTAG CONTROL

(BOUNDARY

SCAN)

6117 drw01

Q0 -Qn (x36, x18 or x9)

IDTandtheIDTlogoareregisteredtrademarksofIntegratedDeviceTechnology,Inc.TheSuperSyncIIFIFOisatrademarkofIntegratedDeviceTechnology,Inc.

COMMERCIAL AND INDUSTRIAL TEMPERATURE RANGES

DECEMBER 2016

DSC-6117/15

12 3 4 5 6 7...48

中文翻译

下载PDF

72V36110L7-5BBGI8 替代型号

型号	品牌	替代类型	描述	数据表
72V36110L7-5BBGI	IDT	完全替代	3.3 VOLT HIGH-DENSITY SUPERSYNC II
72V36110L6BBG	IDT	类似代替	3.3 VOLT HIGH-DENSITY SUPERSYNC II

与72V36110L7-5BBGI8相关器件

型号	品牌	获取价格	描述	数据表
72V36110L7-5PF8	IDT	获取价格	TQFP-128, Reel
72V36110L7-5PFG	IDT	获取价格	3.3 VOLT HIGH-DENSITY SUPERSYNC II
72V36110L7-5PFG8	IDT	获取价格	3.3 VOLT HIGH-DENSITY SUPERSYNC II
72V36110L7-5PFGI	IDT	获取价格	3.3 VOLT HIGH-DENSITY SUPERSYNC II
72V36110L7-5PFGI8	IDT	获取价格	3.3 VOLT HIGH-DENSITY SUPERSYNC II
72V3611L15PFG	IDT	获取价格	3.3 VOLT CMOS SyncFIFO
72V3611L15PFG8	IDT	获取价格	3.3 VOLT CMOS SyncFIFO
72V3611L15PQF	IDT	获取价格	PQFP-132, Tray
72V3611L20PFG	IDT	获取价格	FIFO, 64X36, 12ns, Synchronous, CMOS, PQFP120, GREEN, PLASTIC,TQFP-120
72V3611L20PQF	IDT	获取价格	PQFP-132, Tray

与72V36110L7-5BBGI8相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

14
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

12
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

36
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

33

产品中心

服务支持

精选活动

关于我们

帮助中心

72V36110L7-5BBGI8

72V36110L7-5BBGI8 技术参数

72V36110L7-5BBGI8 数据手册

72V36110L7-5BBGI8 替代型号

与72V36110L7-5BBGI8相关器件

与72V36110L7-5BBGI8相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

72V36110L7-5BBGI8

72V36110L7-5BBGI8 技术参数

72V36110L7-5BBGI8 数据手册

72V36110L7-5BBGI8 替代型号

与72V36110L7-5BBGI8相关器件

与72V36110L7-5BBGI8相关文章

您还可以找

您在本页遇到什么问题？