5秒后页面跳转
71V546XS117PFG PDF预览

71V546XS117PFG

更新时间: 2024-01-09 21:13:51
品牌 Logo 应用领域
艾迪悌 - IDT 时钟静态存储器内存集成电路
页数 文件大小 规格书
21页 164K
描述
3.3V Synchronous SRAM

71V546XS117PFG 技术参数

是否无铅: 不含铅是否Rohs认证: 符合
生命周期:Active包装说明:QFP, QFP100,.63X.87
Reach Compliance Code:compliant风险等级:5.56
最长访问时间:4.5 ns最大时钟频率 (fCLK):117 MHz
I/O 类型:COMMONJESD-30 代码:R-PQFP-G100
JESD-609代码:e3内存密度:4718592 bit
内存集成电路类型:ZBT SRAM内存宽度:36
湿度敏感等级:3功能数量:1
端子数量:100字数:131072 words
字数代码:128000工作模式:SYNCHRONOUS
最高工作温度:70 °C最低工作温度:
组织:128KX36输出特性:3-STATE
封装主体材料:PLASTIC/EPOXY封装代码:QFP
封装等效代码:QFP100,.63X.87封装形状:RECTANGULAR
封装形式:FLATPACK并行/串行:PARALLEL
峰值回流温度(摄氏度):260电源:3.3 V
认证状态:Not Qualified最大待机电流:0.04 A
最小待机电流:3.14 V子类别:SRAMs
最大压摆率:0.275 mA最大供电电压 (Vsup):3.465 V
最小供电电压 (Vsup):3.135 V标称供电电压 (Vsup):3.3 V
表面贴装:YES技术:CMOS
温度等级:COMMERCIAL端子面层:Matte Tin (Sn) - annealed
端子形式:GULL WING端子节距:0.635 mm
端子位置:QUAD处于峰值回流温度下的最长时间:30
Base Number Matches:1

71V546XS117PFG 数据手册

 浏览型号71V546XS117PFG的Datasheet PDF文件第5页浏览型号71V546XS117PFG的Datasheet PDF文件第6页浏览型号71V546XS117PFG的Datasheet PDF文件第7页浏览型号71V546XS117PFG的Datasheet PDF文件第9页浏览型号71V546XS117PFG的Datasheet PDF文件第10页浏览型号71V546XS117PFG的Datasheet PDF文件第11页 
IDT71V546, 128K x 36, 3.3V Synchronous SRAM with  
ZBTFeature, Burst Counter and Pipelined Outputs  
Commercial and Industrial Temperature Ranges  
Device Operation - Showing Mixed Load,  
Burst, Deselect and NOOP Cycles(2)  
(1)  
CE  
CEN  
BWx  
X
X
X
X
X
X
X
X
L
OE  
X
X
L
Cycle  
Address  
A0  
X
R/W  
H
X
H
X
X
H
X
X
L
ADV/LD  
I/O  
X
Comments  
n
L
H
L
L
L
Load read  
Burst read  
Load read  
n+1  
X
L
L
X
n+2  
A1  
X
L
Q0  
n+3  
L
H
X
L
L
L
Q0+1 Deselect or STOP  
n+4  
X
H
L
L
L
Q1 NOOP  
n+5  
A2  
X
L
X
X
L
Z
Z
Load read  
n+6  
H
L
X
H
L
L
Burst read  
n+7  
X
L
Q2  
Deselect or STOP  
n+8  
A3  
X
L
L
L
Q2+1 Load write  
n+9  
X
L
H
L
X
L
L
L
X
X
X
X
X
X
X
L
Z
Burst write  
Load write  
n+10  
n+11  
n+12  
n+13  
n+14  
n+15  
n+16  
n+17  
n+18  
n+19  
A4  
X
L
L
D3  
X
X
L
L
H
X
L
L
X
X
L
D3+1 Deselect or STOP  
X
H
L
L
D4  
NOOP  
A5  
A6  
A7  
X
L
Z
Load write  
Load read  
Load write  
Burst write  
Load read  
H
L
L
L
L
X
L
Z
L
L
L
D5  
Q6  
D7  
X
H
X
L
H
L
X
L
L
L
A8  
X
L
X
X
L
X
X
L
H
L
X
L
L
D7+1 Burst read  
A9  
L
Q8 Load write  
3821 tbl 11  
NOTES:  
1. CE = L is defined as CE1 = L, CE2 = L and CE2 = H. CE = H is defined as CE1 = H, CE2 = H or CE2 = L.  
2. H = High; L = Low; X = Don’t Care; Z = High Impedance.  
8

与71V546XS117PFG相关器件

型号 品牌 描述 获取价格 数据表
71V546XS117PFGI IDT 3.3V Synchronous SRAM

获取价格

71V546XS133PFG IDT 3.3V Synchronous SRAM

获取价格

71V546XS133PFGI IDT 3.3V Synchronous SRAM

获取价格

71V547 RENESAS 3.3V 128K x 36 ZBT Synchronous Flow-Through SRAM

获取价格

71V547S100PFG IDT Synchronous SRAM

获取价格

71V547S100PFG8 IDT Synchronous SRAM

获取价格