Datasheet > 70V27WS25BF

70V27WS25BF

更新时间： 2024-11-08 20:46:43

品牌	Logo	应用领域
艾迪悌 - IDT		静态存储器内存集成电路
页数	文件大小	规格书
21页	178K
描述
Application Specific SRAM, 32KX16, 25ns, CMOS, PBGA144

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

70V27WS25BF 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	Reach Compliance Code：	not_compliant
风险等级：	5.92	最长访问时间：	25 ns
I/O 类型：	COMMON	JESD-30 代码：	S-PBGA-B144
JESD-609代码：	e0	内存密度：	524288 bit
内存集成电路类型：	APPLICATION SPECIFIC SRAM	内存宽度：	16
湿度敏感等级：	3	端口数量：	2
端子数量：	144	字数：	32768 words
字数代码：	32000	工作模式：	ASYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	32KX16	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	FBGA
封装等效代码：	BGA144,13X13,32	封装形状：	SQUARE
封装形式：	GRID ARRAY, FINE PITCH	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	225	电源：	3.3 V
认证状态：	Not Qualified	最大待机电流：	0.006 A
最小待机电流：	3 V	子类别：	SRAMs
最大压摆率：	0.245 mA	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	TIN LEAD
端子形式：	BALL	端子节距：	0.8 mm
端子位置：	BOTTOM	处于峰值回流温度下的最长时间：	20
Base Number Matches：	1

70V27WS25BF 数据手册

HIGH-SPEED 3.3V

32K x 16 DUAL-PORT

STATIC RAM

IDT70V27S/L

Features:

◆

IDT70V27 easily expands data bus width to 32 bits or more

using the Master/Slave select when cascading more than

one device

M/S = VIH for BUSY output flag on Master,

M/S = VIL for BUSY input on Slave

True Dual-Ported memory cells which allow simultaneous

access of the same memory location

High-speed access

◆

– Commercial:15/20/25/35/55ns(max.)

– Industrial:20/35ns (max.)

Low-power operation

◆

Busy and Interrupt Flags

On-chip port arbitration logic

– IDT70V27S

Full on-chip hardware support of semaphore signaling

between ports

Fully asynchronous operation from either port

LVTTL-compatible, single 3.3V (±0.3V) power supply

Available in 100-pin Thin Quad Flatpack (TQFP), and 144-

pin Fine Pitch BGA (fpBGA)

Industrial temperature range (-40°C to +85°C) is available

for selected speeds

Green parts available, see ordering information

Active:500mW(typ.)

Standby: 3.3mW (typ.)

– IDT70V27L

◆

Active:500mW(typ.)

Standby:660µW(typ.)

Separate upper-byte and lower-byte control for bus

◆

matching capability

Dual chip enables allow for depth expansion without

◆

external logic

FunctionalBlockDiagram

R/W

R/WR

CE0L

CE0R

CE1L

CE1R

I/O8-15L

I/O0-7L

I/O8-15R

I/O0-7R

I/O

Control

I/O

Control

(1,2)

BUSY

32Kx16

14R

14L

Address

Decoder

Address

Decoder

MEMORY

ARRAY

70V27

14L

CE0R

14R

CE0L

ARBITRATION

INTERRUPT

SEMAPHORE

LOGIC

CE1L

CE1R

R/WR

SEM

INT

SEM

(2)

INT

M/S⁽²⁾

NOTES:

3603 drw 01

1) BUSY is an input as a Slave (M/S=V^IL) and an output as a Master (M/S=VIH).

2) BUSY and INT are non-tri-state totem-pole outputs (push-pull).

OCTOBER 2008

6.01

DSC3603/11

12 3 4 5 6 7...21

中文翻译

下载PDF

与70V27WS25BF相关器件

型号	品牌	获取价格	描述	数据表
70V27WS25BFG	IDT	获取价格	Dual-Port SRAM, 32KX16, 25ns, CMOS, PBGA144, 12 X 12 MM, 1.40 MM HEIGHT, GREEN, FBGA-144
70V27WS35BF	IDT	获取价格	Application Specific SRAM, 32KX16, 35ns, CMOS, PBGA144
70V27WS35BFG	IDT	获取价格	Dual-Port SRAM, 32KX16, 35ns, CMOS, PBGA144, 12 X 12 MM, 1.40 MM HEIGHT, GREEN, FBGA-144
70V27WS35PFG	IDT	获取价格	Application Specific SRAM, 32KX16, 35ns, CMOS, PQFP100
70V27WS35PFGI	IDT	获取价格	Dual-Port SRAM, 32KX16, 35ns, CMOS, PQFP100, 14 X 14 MM, 1.40 MM HEIGHT, GREEN, TQFP-100
70V27WS55PF	IDT	获取价格	Application Specific SRAM, 32KX16, 55ns, CMOS, PQFP100
70V28	RENESAS	获取价格	64K x 16 3.3V Dual-Port RAM
70V28L15PFG	IDT	获取价格	HIGH-SPEED 3.3V 64K x 16 DUAL-PORT STATIC RAM
70V28L15PFG8	IDT	获取价格	HIGH-SPEED 3.3V 64K x 16 DUAL-PORT STATIC RAM
70V28L15PFGI	IDT	获取价格	HIGH-SPEED 3.3V 64K x 16 DUAL-PORT STATIC RAM

与70V27WS25BF相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

19
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

17
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

39
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

37

产品中心

服务支持

精选活动

关于我们

帮助中心

70V27WS25BF

70V27WS25BF 技术参数

70V27WS25BF 数据手册

与70V27WS25BF相关器件

与70V27WS25BF相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

70V27WS25BF

70V27WS25BF 技术参数

70V27WS25BF 数据手册

与70V27WS25BF相关器件

与70V27WS25BF相关文章

您还可以找

您在本页遇到什么问题？